(19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-40363

(P2000-40363A)

(43)公開日 平成12年2月8日(2000.2.8)

(51) Int.Cl.7

識別記号

FΙ

テーマコード(参考)

G11C 11/407

G 1 1 C 11/34

362S

354C

審査請求 有 請求項の数36 OL (全 65 頁)

(21)出願番号

特願平11-123182

(22)出願日

平成11年4月28日(1999.4.28)

(31)優先権主張番号 特願平10-140128

(32)優先日

平成10年5月21日(1998.5.21)

(33)優先権主張国

日本(JP)

(71) 出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 永田 恭一

東京都港区芝五丁目7番1号 日本電気株

式会社内

(72)発明者 廣部 厚紀

東京都港区芝五丁目7番1号 日本電気株

式会社内

(72)発明者 小林 康夫

東京都港区芝五丁目7番1号 日本電気株

式会社内

(74)代理人 100099830


弁理士 西村 征生


# (54) 【発明の名称】 半導体記憶装置

#### (57) 【要約】

【課題】 DDR-SDRAMにおいて、データストローブ信号の制御で取り込んだ入力データをクロック信号制御に変換する際のラッチマージンを確保する。

【解決手段】 開示される半導体記憶装置は、データストローブ信号の立ち上がりと立ち下がりエッジから生成した第1のワンショットパルス信号に応じて入力データを取り込む従続接続のレジスタ回路132,133と、レジスタ回路132,133からの2個のデータを第1のワンショットパルス信号の2倍の周期のタイミング信号に応じて同時に取り込むレジスタ回路134,135と、レジスタ回路134,135からの2個のデータをクロック信号の立ち上がり又は立ち下がりエッジから生成した第2のワンショットパルス信号に応じて同時に取り込むレジスタ回路136,137とを備え、レジスタ回路136,137からの2個のデータを並列に記憶セルに書き込むように構成されている。





(2)

【特許請求の範囲】

【請求項1】 入力データの2個周期で出力されるデータストローブ信号の立ち上がり(又は立ち下がり)エッジと立ち下がり(又は立ち上がり)エッジとに応じて入力データを順次取り込む、従続接続された第1及び第2のデータ保持手段を備え、

該第1及び第2のデータ保持手段に取り込まれたデータ を同時に取り出してクロック信号のタイミングで並列に 記憶セルに書き込むように構成されていることを特徴と する半導体記憶装置。

【請求項2】 入力データの2個周期で出力されるデータストローブ信号の立ち上がり(又は立ち下がり)エッペジと立ち下がり(又は立ち上がり)エッジとから生成した第1のワンショットパルス信号に応じて入力データを順次取り込む従続接続された第1の組の2個のデータ保持手段と、

該第1の組の2個のデータ保持手段に取り込まれた2個のデータを前記第1のワンショットパルス信号の2倍の 周期を有するタイミング信号に応じて同時に取り込む第 2の組の2個のデータ保持手段と、

該第2の組の2個のデータ保持手段に取り込まれた2個のデータをクロック信号の立ち上がり又は立ち下がりエッジから生成した第2のワンショットパルス信号に応じて同時に取り込む第3の組の2個のデータ保持手段とを備え、

該第3の組の2個のデータ保持手段に取り込まれた2個のデータを並列に記憶セルに書き込むように構成されていることを特徴とする半導体記憶装置。

【請求項3】 前記タイミング信号が前記第1のワンショットパルス信号より後に発生するように構成されていることを特徴とする請求項2記載の半導体記憶装置。

【請求項4】 前記第2の組の2個のデータ保持手段が それぞれレジスタ回路からなることを特徴とする請求項 2又は3記載の半導体記憶装置。

【請求項5】 前記タイミング信号がデータストローブ信号の立ち上がり又は立ち下がりエッジから遅延して生成されるとともに、前記第2のワンショットパルス信号がクロック信号の立ち上がり又は立ち下がりエッジから遅延して生成されるように構成されていることを特徴とする請求項4記載の半導体記憶装置。

【請求項6】 前記第2の組の2個のデータ保持手段が それぞれデータラッチ回路からなることを特徴とする請 求項2又は3記載の半導体記憶装置。

【請求項7】 入力データの2個周期で出力されるデータストローブ信号の立ち上がり(又は立ち下がり)エッジに応じて入力データを取り込む第1のデータ保持手段と、該データストローブ信号の立ち下がり(又は立ち上がり)エッジに応じて入力データを取り込む第2のデータ保持手段とを備え、

該第1及び第2のデータ保持手段に取り込まれたデータ

を同時に取り出してクロック信号のタイミングで並列に 記憶セルに書き込むように構成されていることを特徴と する半導体記憶装置。

【請求項8】 入力データの2個周期で出力されるデータストロープ信号の立ち上がり(又は立ち下がり)エッジから生成した第1のワンショットパルス信号に応じて入力データを取り込む第1のデータ保持手段と、該データストロープ信号の立ち下がり(又は立ち上がり)エッジから生成した第2のワンショットパルス信号に応じて10 入力データを取り込む第2のデータ保持手段とからなる第1の組の2個のデータ保持手段と、

該第1の組の2個のデータ保持手段に取り込まれた2個のデータを前記第1又は第2のワンショットパルス信号と同じ周期を有するタイミング信号に応じて同時に取り込む第2の組の2個のデータ保持手段と、

該第2の組の2個のデータ保持手段に取り込まれた2個のデータをクロック信号の立ち上がり又は立ち下がりエッジから生成した第3のワンショットパルス信号に応じて同時に取り込む第3の組の2個のデータ保持手段とを 20 備え、

該第3の組の2個のデータ保持手段に取り込まれた2個のデータを並列に記憶セルに書き込むように構成されていることを特徴とする半導体記憶装置。

【請求項9】 前記タイミング信号が前記第1又は第2のワンショットパルス信号より後に発生するように構成されていることを特徴とする請求項8記載の半導体記憶装置。

【請求項10】 前記第2の組の2個のデータ保持手段 がそれぞれレジスタ回路からなることを特徴とする請求 30 項8又は9記載の半導体記憶装置。

【請求項11】 前記タイミング信号が前記第1又は第2のワンショットパルス信号から遅延して生成されるとともに、前記第3のワンショットパルス信号がクロック信号の立ち上がり又は立ち下がりエッジから遅延して生成されるように構成されていることを特徴とする請求項10記載の半導体記憶装置。

【請求項12】 前記第2の組の2個のデータ保持手段、それぞれデータラッチ回路からなることを特徴とする請求項8又は9記載の半導体記憶装置。

40 【請求項13】 入力制御信号の2個周期で出力される データストローブ信号の立ち上がり(又は立ち下がり) エッジと立ち下がり(又は立ち上がり)エッジとに応じ て入力制御信号を順次取り込む、従続接続された第1及 び第2の制御信号保持手段を備え、

該第1及び第2の制御信号保持手段に取り込まれた制御信号を同時に取り出してクロック信号のタイミングで並列にデータ制御を行うように構成されていることを特徴とする半導体記憶装置。

【請求項14】 入力制御信号の2個周期で出力される 50 データストローブ信号の立ち上がり(又は立ち下がり)

エッジと立ち下がり(又は立ち上がり)エッジとから生成した第1のワンショットパルス信号に応じて入力制御信号を順次取り込む従続接続された第1の組の2個の制御信号保持手段と、

該第1の組の2個の制御信号保持手段に取り込まれた2個の制御信号を前記第1のワンショットパルス信号の2倍の周期を有するタイミング信号に応じて同時に取り込む第2の組の2個の制御信号保持手段と、

該第2の組の2個の制御信号保持手段に取り込まれた2個の制御信号をクロック信号の立ち上がり又は立ち下がりエッジから生成した第2のワンショットパルス信号に応じて同時に取り込む第3の組の2個の制御信号保持手段とを備え、

該第3の組の2個の制御信号保持手段に取り込まれた2 個の制御信号で並列にデータ制御を行うように構成され ていることを特徴とする半導体記憶装置。

【請求項15】 前記タイミング信号が前記第1のワンショットパルス信号より後に発生するように構成されていることを特徴とする請求項14記載の半導体記憶装置。

【請求項16】 前記第2の組の2個の制御信号保持手段が、それぞれレジスタ回路からなることを特徴とする請求項14又は15記載の半導体記憶装置。

【請求項17】 前記タイミング信号がデータストローブ信号の立ち上がり又は立ち下がりエッジから遅延して生成されるとともに、前記第2のワンショットパルス信号がクロック信号の立ち上がり又は立ち下がりエッジから遅延して生成されるように構成されていることを特徴とする請求項16記載の半導体記憶装置。

【請求項18】 前記第2の組の2個の制御信号保持手段がそれぞれデータラッチ回路からなることを特徴とする請求項14又は15記載の半導体記憶装置。

【請求項19】 入力制御信号の2個周期で出力されるデータストローブ信号の立ち上がり(又は立ち下がり)エッジに応じて入力制御信号を取り込む第1のデータ保持手段と、該データストローブ信号の立ち下がり(又は立ち上がり)エッジに応じて入力制御信号を取り込む第2のデータ保持手段とを備え、

該第1及び第2のデータ保持手段に取り込まれた制御信号を同時に取り出してクロック信号のタイミングで並列にデータ制御を行うように構成されていることを特徴とする半導体記憶装置。

【請求項20】 入力制御信号の2個周期で出力されるデータストローブ信号の立ち上がり(又は立ち下がり)エッジから生成した第1のワンショットパルス信号に応じて入力制御信号を取り込む第1の制御信号保持手段と、該データストローブ信号の立ち下がり(又は立ち上がり)エッジから生成した第2のワンショットパルス信号に応じて入力制御信号を取り込む第2の制御信号保持手段とからなる第1の組の2個の制御信号保持手段と、

該第1の組の2個の制御信号保持手段に取り込まれた2個の制御信号を前記第1又は第2のワンショットパルス信号と同じ周期を有するタイミング信号に応じて同時に取り込む第2の組の2個の制御信号保持手段と、

該第2の組の2個の制御信号保持手段に取り込まれた2個の制御信号をクロック信号の立ち上がり又は立ち下がりエッジから生成した第3のワンショットパルス信号に応じて同時に取り込む第3の組の2個の制御信号保持手段とを備え、

10 該第3の組の2個の制御信号保持手段に取り込まれた2 個の制御信号で並列にデータ制御を行うように構成され ていることを特徴とする半導体記憶装置。

【請求項21】 前記タイミング信号が前記第1又は第2のワンショットパルス信号より後に発生するように構成されていることを特徴とする請求項20記載の半導体記憶装置。

【請求項22】 前記第2の組の2個の制御信号保持手段がそれぞれレジスタ回路からなることを特徴とする請求項20又は21記載の半導体記憶装置。

20 【請求項23】 前記タイミング信号が前記第1又は第2のワンショットパルス信号から遅延して生成されるとともに、前記第3のワンショットパルス信号がクロック信号の立ち上がり又は立ち下がりエッジから遅延して生成されるように構成されていることを特徴とする請求項22記載の半導体記憶装置。

【請求項24】 前記第2の組の2個の制御信号保持手段がそれぞれデータラッチ回路からなることを特徴とする請求項20又は21記載の半導体記憶装置。

【請求項25】 前記制御信号によるデータ制御が、記 30 憶セルに書き込むデータのマスク制御であることを特徴 とする請求項13乃至24のいずれか1に記載の半導体 記憶装置。

【請求項26】 クロック信号から該クロック信号又は その分周信号の立ち上がり又は立ち下がりエッジを検出 して第1のワンショットパルス信号を発生するクロック 信号回路と、

入力データ又は入力制御信号の2個周期で出力されるデータストローブ信号から、該データストローブ信号の立ち上がり及び立ち下がりエッジを検出した第2のワンショットパルス信号と、該データストローブ信号の立ち上がり又は立ち下がりエッジを検出したワンショットパルス信号を遅延した第1のタイミング信号とを発生するデータストローブ信号回路と、

前記クロック信号回路とデータストローブ信号回路のそれぞれの出力信号から、モード制御信号に応じて、前記 半導体記憶装置のデータイン回路又はライトデータマス ク回路に対するそれぞれの制御用タイミング信号を生成 する中間バッファとを備え、

該中間バッファからの前記制御用タイミング信号によっ 50 て、前記データイン回路とライトデータマスク回路にお

導体記憶装置。

ける、クロック信号に基づく入力データ又は入力制御信号の処理と、前記データストローブ信号に基づく入力データ又は入力制御信号の処理とを切り替えることを特徴とする請求項1乃至25のいずれか1に記載の半導体記憶装置。

【請求項27】 前記中間バッファが、前記第1のタイミング信号と、モード制御信号に応じて、前記第1のワンショットパルス信号と第2のワンショットパルス信号とを切り替えた第2のタイミング信号と、前記モード制御信号に応じて出力される前記第1のワンショットパルス信号を遅延した第3のタイミング信号とを、前記制御用タイミング信号として生成するように構成されていることを特徴とする請求項26記載の半導体記憶装置。

【請求項28】 クロック信号から該クロック信号又は その分周信号の立ち上がり又は立ち下がりエッジを検出 して第1のワンショットパルス信号を発生するクロック 信号回路と、

入力データ又は入力制御信号の2個周期で並列に出力される2系列のデータストローブ信号における第1の系列のデータストローブ信号から、該データストローブ信号の立ち上がり及び立ち下がりエッジを検出した第2のワンショットパルス信号と、該データストローブ信号の立ち上がり又は立ち下がりエッジを検出したワンショットパルス信号を遅延した第1のタイミング信号とを発生する第1のデータストローブ信号回路と、

入力データ又は入力制御信号の2個周期で並列に出力される2系列のデータストローブ信号における第2の系列のデータストローブ信号から、該データストローブ信号の立ち上がり及び立ち下がりエッジを検出した第2のワンショットパルス信号と、該データストローブ信号の立ち上がり又は立ち下がりエッジを検出したワンショットパルス信号を遅延した第1のタイミング信号とを発生する第2のデータストローブ信号回路と、

前記クロック信号回路と第1及び第2のデータストロープ信号回路のそれぞれの出力信号から、モード制御信号に応じて、複数のデータイン回路又はライトデータマスク回路に対する、前記2系列のデータストロープ信号に対応するそれぞれの制御用タイミング信号を生成する中間バッファとを備え、

該中間バッファからの前記制御用タイミング信号によって、前記データイン回路とライトデータマスク回路における、クロック信号に基づく入力データ又は入力制御信号の処理と、前記データストローブ信号に基づく入力データ又は入力制御信号の処理とを切り替えることを特徴とする請求項1乃至25のいずれか1に記載の半導体記憶装置。

【請求項29】 前記中間バッファが、前記第1の系列の第1のタイミング信号と、ビット指定信号に応じて第1の系列の第1のタイミング信号と第2の系列の第1のタイミング信号とを切り替えた第2の系列の第1のタイ

ミング信号と、モード制御信号に応じて前記第1のワンショット信号と第1の系列の第2のワンショット信号とを切り替えた第1の系列の第2のタイミング信号と、ビット指定信号とモード制御信号とに応じて前記第1のワンショットパルス信号と第1の系列の第2のワンショットパルス信号と第2の系列の第2のタイミング信号と、前記モード制御信号に応じて出力される前記第1のワンショットパルス信号を遅延した第3のタイミング信号とを、前記制御用タイミング信号として生成するように構成されていることを特徴とする請求項28記載の半

【請求項30】 前記中間バッファが、それぞれの出力タイミング信号を増幅するとともに、前記各データイン回路及びライトデータマスク回路におけるすべてのレジスタ回路及びデータラッチ回路への出力タイミング信号のスキューが最小になるような位置に配置されていることを特徴とする請求項26乃至29のいずれか1に記載の半導体記憶装置。

20 【請求項31】 前記第3のタイミング信号に対する遅延量が可変であることを特徴とする請求項26乃至29 のいずれか1に記載の半導体記憶装置。

【請求項32】 前記モード制御信号が、外部コマンドに基づく第1のコマンドデコーダからの禁止信号が出力されていないとき、外部からのボンディングオプション指示信号に基づいて出力されるとともに、外部コマンドに基づいて前記第1のコマンドデコーダが前記禁止信号を出力した状態で該第1のコマンドデコーダから出力され、該第1のコマンドデコーダは、外部コマンドに基づいて第2のコマンドデコーダがテスト信号を出力する状態で、該第2のコマンドデコーダからのリセット信号によって初期化されるように構成されていることを特徴とする請求項27又は29記載の半導体記憶装置。

【請求項33】 前記ボンディングオプション指示信号が、当該半導体記憶装置のパッケージ組み立て時に与えられることを特徴とする請求項32記載の半導体記憶装置。

【請求項34】 前記モード制御信号に応じて、レベルシフタを介してゲートに制御電圧を付与されるトランジ 40 スタを備え、該モード制御信号に応じてフローティングノードとなる当該半導体記憶装置の入力端子に、前記トランジスタを介して固定電位を付与するように構成されていることを特徴とする請求項26乃至33のいずれか1に記載の半導体記憶装置。

【請求項35】 前記固定電位が、前記入力端子の参照電位であることを特徴とする請求項34記載の半導体記憶装置。

【請求項36】 前記モード制御信号に従い、読み出し 動作時には半導体記憶装置がデータストローブ信号を供 給するように構成されていることを特徴とする請求項3

6

(5)

2乃至33のいずれかに記載の半導体記憶装置。 【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、半導体記憶装置に係り、特に、ダブルデータレート(DDR)型のシンクロナス・ダイナミック・ランダム・アクセス・メモリ(SDRAM)である、DDR-SDRAMに関する。【0002】

【従来の技術】中央処理装置(CPU)の高速化に伴って、計算機の主記憶装置には、クロックに同期して動作するSDRAMが用いられようになったが、さらに高速化を図るため、2ビットのデータを同時に読み書きする、2ビットプリフェッチ型のSDRAMが提案されている。

【0003】まず、2ビットプリフェッチ型SDRAMからなる半導体記憶装置の第1の従来例を説明する。図77及び図78は、第1の従来例の電気的構成を示すブロック図、図79は第1の従来例の動作を説明するタイミングチャートである。この第1の従来例の半導体記憶装置は、図77及び図78に示すように、クロック信号回路201と、データイン回路202とから概略構成されている。クロック信号回路201は、図77に示すように、入力バッファ2011と、ライズ遷移パルス発生回路2012と、遅延回路2013と、分周回路2014と、ライズ遷移パルス発生回路2015とを有している。データイン回路202は、図78(a)に示すように、入力バッファ2021と、レジスタ回路2022、2023、2024、2025と、データバスドライブ回路2026とを有している。

【0004】次に、図77乃至図79を参照して、2ビ 30 ットプリフェッチ型SDRAMからなる半導体記憶装置の第1の従来例の動作を説明する。図77に示すクロック信号回路201において、ライズ遷移パルス発生回路2012は、外部から入力バッファ2011を経て入力されたクロック信号CLKの立ち上がり(ライズ)エッジを検出して、ワンショットパルス信号 $\Phi$ clkを発生する。また、分周回路2014は、遅延回路2013を経て所定時間遅延された入力クロック信号を2分周する。ライズ遷移パルス発生回路1015は、分周回路2014から出力された分周クロック信号の立ち上がりエ 40 ッジを検出してワンショットパルス信号 $\Phi$ clkdinを発生する。ワンショットパルス信号 $\Phi$ clkdinは、クロック信号CLKの2倍の周期を有している。

【0005】図78(a)に示すデータイン回路202において、データ入力信号DINi( $i=1\sim8$ )は、8ピットからなる並列データ入力のうちの1ピット分を示している。レジスタ回路2022は、入力バッファ2021を経て入力されたデータ入力信号DINiを、クロック信号CLKのライズ遷移によって発生したワンショットパルス信号0210に応じて取り込む。レジスタ

回路2023は、レジスタ回路2022に保持されたデ ータを、次のワンショットパルス信号Φclkに応じて 取り込む。次に、レジスタ回路2024、2025は、 クロック信号CLKの2サイクルごとに発生するワンシ ョットパルス信号Φ c l k d i n に応じて、それぞれレ ジスタ回路2022,2023のデータを同時に取り込 む。この際、ミスラッチを防止するために、ワンショッ トパルス信号Φclkdinは、ワンショットパルス信 号Φclkより後に与えられるように、遅延回路201 3によって遅延されている。データバスドライブ回路2 026は、レジスタ回路2024の出力データedと、 レジスタ回路2025の出力データodとを並列に、そ れぞれ対応する偶数(even)番目のデータバスDB  $Ei(i=1\sim8)$  と、奇数(odd)番目のデータバ スDBOi ( $i=1\sim8$ ) とに供給し、これによって、 入力データが図示されない記憶セルに書き込まれる。

【0006】なお、図78(a)における各レジスタ回 路2022, 2023, 2024, 2025はすべて図 78 (b) のレジスタ回路203によって示される同じ 回路構成を有している。レジスタ回路203は、インバ ータ I 1 と、ゲートG 1, G 2 と、ラッチ L 1, L 2 と を有し、入力データ I Nを、外部クロック信号Φの立ち 下がりに応じてゲートG1を開いてラッチ回路L1にラ ッチし、ラッチ回路L1にラッチされたデータを、外部 クロック信号Φの立ち上がりに応じてゲートG2を開い てラッチ回路L2にラッチすることによって、1ビット のデータを、外部クロック信号Φの1周期間保持する。 【0007】次に、2ビットプリフェッチ型SDRAM からなる半導体記憶装置の第2の従来例を説明する。図 80及び図81は、第2の従来例の電気的構成を示すブ ロック図、図82は、第2の従来例の動作を説明するタ イミングチャートである。この第2の従来例の半導体記 憶装置は、図80及び図81に示すように、クロック信 号回路211と、データイン回路212とから概略構成 されている。クロック信号回路211は、図80に示す ように、入力バッファ2111と、分周回路2112 と、ライズ遷移パルス発生回路2113と、遅延回路2 114と、1周期遅延回路2115と、分周回路211 6と、ライズ遷移パルス発生回路2117とを有してい る。データイン回路212は、図81(a)に示すよう に、入力バッファ2121と、レジスタ回路2122, 2123, 2124, 2125と、データバスドライブ 回路2126とを有している。

【0008】次に、図80乃至図82を参照して、2ビットプリフェッチ型SDRAMからなる半導体記憶装置の第2の従来例の動作を説明する。図80に示すクロック信号回路211において、分周回路2112は、外部から入力バッファ2111を経て入力されたクロック信号CLKを2分周する。ライズ遷移パルス発生回路215013は、分周回路2112の出力信号の立ち上がり(ラ

50

イズ) エッジを検出して、ワンショットパルス信号Φ c 1kを発生する。遅延回路2114は、分周回路211 2の出力信号を所定時間遅延させる。ライズ遷移パルス 発生回路2113は、遅延回路2114の出力信号の立 ち上がり(ライズ)エッジを検出して、ワンショットパ ルス信号Φclkdinを発生する。また、1周期遅延 回路2115は、入力バッファ2111の出力信号を、 1周期遅延させ、分周回路2116は、1周期遅延回路 2115の出力信号を2分周する。ライズ遷移パルス発 生回路2117は、分周回路2116から出力された信 号の立ち上がり (ライズ) エッジを検出してワンショッ トパルス信号Φ/clkを発生する。

9

【0009】図81(a)に示すデータイン回路212 において、レジスタ回路2122は、入力バッファ21 21を経て入力されたデータ入力信号DINiを、2分 周されたクロック信号CLKのライズ遷移によって発生 したワンショットパルス信号Φclkに応じて取り込 む。また、レジスタ回路2123は、入力バッファ21 21の出力信号を、1周期遅延され2分周されたクロッ ク信号CLKのライズ遷移によって発生したワンショッ トパルス信号Φ/c 1 k に応じて取り込む。次にレジス 夕回路2124, 2125は、クロック信号CLKの2 サイクルごとに発生する遅延されたワンショットパルス 信号Φclkdinに応じて、それぞれレジスタ回路2 122,2123のデータを同時に取り込む。この際、 ミスラッチを防止するために、ワンショットパルス信号 Φclkdinは、ワンショットパルス信号Φclkよ り、後に与えられるように遅延されている。データバス ドライブ回路2126は、レジスタ回路2124の出力 データedと、レジスタ回路2125の出力データod とを並列に、それぞれ偶数番目のデータバスDBEi  $(i=1\sim8)$  と、奇数番目のデータバスDBOi(i =1~8)とに供給し、これによって、入力データが図 示されない記憶セルに書き込まれる。

【0010】なお、図81(a)におけるレジスタ回路 2122, 2123, 2124, 2125は、すべて、 図81(b)のレジスタ回路213によって示される同 じ回路構成を有している。レジスタ回路213は、図7 8 (b) に示されたレジスタ回路203と同じ構成,機 能を有している。

【0011】次に、データマスク信号によってデータ信 号の書き込みを制御する場合の従来例を説明する。ま ず、2ビットプリフェッチ型SDRAMからなる半導体 記憶装置の第3の従来例を説明する。図83及び図84 は、第3の従来例の電気的構成を示すブロック図、図8 5は、第3の従来例の動作を説明するタイミングチャー トである。この第3の従来例の半導体記憶装置は、図8 3及び図84に示すように、クロック信号回路221 と、ライトデータマスク回路222とから概略構成され ている。クロック信号回路221は、図83に示すよう に、入力バッファ2211と、ライズ遷移パルス発生回 路2212と、遅延回路2213と、分周回路2214 と、ライズ遷移パルス発生回路2215とを有してい る。ライトデータマスク回路222は、図84(a)に 示すように、入力バッファ2221と、レジスタ回路2 222、2223、2224、2225と、ライトデー タマスク信号ドライブ回路2226とを有している。

【0012】次に、図83乃至図85を参照して、2ピ ットプリフェッチ型SDRAMからなる半導体記憶装置 の第3の従来例の動作を説明する。図83に示すクロッ ク信号回路221において、ライズ遷移パルス発生回路 2212は、外部から入力バッファ2211を経て入力 されたクロック信号CLKの立ち上がり(ライズ)エッ ジを検出して、ワンショットパルス信号Φ c 1 k を発生 する。また、分周回路2214は、遅延回路2213を 経て所定時間遅延された入力クロック信号を2分周す る。ライズ遷移パルス発生回路2215は、分周回路2 214から出力された分周クロック信号の立ち上がりエ ッジを検出してワンショットパルス信号Φclkdin 20 を発生する。ワンショットパルス信号Φ c l k d i n は、クロック信号CLKの2倍の周期を有している。

【0013】図84(a)に示すライトデータマスク回 路222において、データ制御信号DMiは、Uとしの 各1ビットからなる並列データ制御信号を示している。 レジスタ回路2222は、入力バッファ2221を経て 入力されたデータ制御信号DMiを、クロック信号CL Kのライズ遷移によって発生したワンショットパルス信 号Φclkに応じて取り込む。レジスタ回路2223 は、レジスタ回路2222に保持されたデータを、次の ワンショットパルス信号Φclkに応じて取り込む。次 に、レジスタ回路2224、2225は、クロック信号 CLKの2サイクルごとに発生するワンショットパルス 信号Φ c 1 k d i n に応じて、それぞれレジスタ回路 2 222、223のデータ制御信号を同時に取り込む。 この際、ラッチミスを防止するために、ワンショットパ ルス信号Φclkdinは、ワンショットパルス信号Φ clkより後に与えるように、遅延回路2213によっ て遅延されている。ライトデータマスク信号ドライブ回 路2226は、レジスタ回路2224の出力ライトデー 40 夕制御信号 e d と、レジスタ回路 2 0 2 5 の出力ライト データ制御信号 o d とによって、奇数番目の出力データ 制御信号DMEi(i=U,L)と、偶数番目の出力デ ータ制御信号DMOi (i=U, L)を並列に、それぞ れ対応する図示しないライトデータ制御回路に供給す る。ライトデータ制御回路では、与えられたデータ制御 信号DMEi, DMOiに応じて、それぞれ図示しない 偶数 (even)番目のデータバスDBEiと、奇数 (odd) 番目のデータバスDBOiから供給される入 カデータの、記憶セル(不図示)への書き込みを制御 (例えばマスク) する。

【0014】なお、図84(a)における各レジスタ回路2222、2223, 2224、2225はすべて図84 (b)のレジスタ回路223によって示される同じ回路構成を有している。レジスタ回路223は、インバーター11と、ゲートG1、G2と、ラッチL1、L2とを有し、入力データI Nを、外部クロック信号 $\Phi$ の立ち下がりに応じてゲートG1を開いてラッチ回路L1にラッチし、ラッチ回路L1にラッチされたデータを、外部クロック信号 $\Phi$ の立ち上がりに応じてゲートG2を開いてラッチ回路L2にラッチすることによって、1ビットのデータを、外部クロック信号 $\Phi$ の1周期間保持する

11

【0015】次に、2ビットプリフェッチ型SDRAM からなる半導体記憶装置の第4の従来例を説明する。図 86及び図87は、第4の従来例の電気的構成を示すブ ロック図、図88は、第4の従来例の動作を説明するタ イミングチャートである。この第4の従来例の半導体記 **憶装置は、図86及び図87に示すように、クロック信** 号回路231と、ライトデータマスク回路232とから 概略構成されている。クロック信号回路231は、図8 6に示すように、入力バッファ2311と、分周回路2 312と、ライズ遷移パルス発生回路2313と、遅延 回路2314と、1周期遅延回路2315と、分周回路 2316と、ライズ遷移パルス発生回路2317とを有 している。ライトデータマスク回路232は、図87 (a) に示すように、入力バッファ2321と、レジス 夕回路2322, 2323, 2324, 2325と、ラ イトデータマスク信号ドライブ回路2326とを有して

【0016】次に、図86乃至図88を参照して、2ビ ットプリフェッチ型SDRAMからなる半導体記憶装置 の第4の従来例の動作を説明する。図86に示すクロッ ク信号回路231において、分周回路2312は、外部 から入力バッファ2311を経て入力されたクロック信 号CLKを2分周する。ライズ遷移パルス発生回路23 13は、分周回路2312の出力信号の立ち上がり(ラ イズ)エッジを検出して、ワンショットパルス信号Φc 1 k を発生する。遅延回路2314は、分周回路231 2の出力信号を所定時間遅延させる。ライズ遷移パルス 発生回路2313は、遅延回路2314の出力信号の立 ち上がり(ライズ)エッジを検出して、ワンショットパ ルス信号Φclkdinを発生する。また、1周期遅延 回路2315は、入力バッファ2311の出力信号を、 1周期遅延させ、分周回路2316は、1周期遅延回路 2315の出力信号を2分周する。ライズ遷移パルス発 生回路2317は、分周回路2316から出力された信 号の立ち上がり(ライズ)エッジを検出してワンショッ トパルス信号Φ/clkを発生する。

【0017】図87(a)に示すライトデータマスク回路232において、レジスタ回路2322は、入力バッ

ファ2321を経て入力されたデータ入力信号DMi を、2分周されたクロック信号CLKのライズ遷移によ って発生したワンショットパルス信号Φclkに応じて 取り込む。また、レジスタ回路2323は、入力バッフ ァ2321の出力信号を、1周期遅延され2分周された クロック信号CLKのライズ遷移によって発生したワン ショットパルス信号Φ/clkに応じて取り込む。次に レジスタ回路2324,2325は、クロック信号CL Kの2サイクルごとに発生する遅延されたワンショット 10 パルス信号 $\Phi$  c l k d i n に応じて、それぞれレジスタ 回路2322、2323のデータを同時に取り込む。こ の際、ミスラッチを防止するために、ワンショットパル ス信号Φclkdinは、ワンショットパルス信号Φc 1 k より、後に与えられるように遅延されている。ライ トデータマスク信号ドライブ回路2326は、レジスタ 回路2324の出力データedと、レジスタ回路232 5の出力データ 0 d とを並列に、それぞれ対応する図示 しないライトデータ制御回路に供給する。ライトデータ 制御回路では、与えられたデータ制御信号DMEi, D 20 MOiに応じて、それぞれ図示しない偶数 (even) 番目のデータバスDBEiと、奇数(odd)番目のデ ータバスDBO i から供給される入力データの、記憶セ ル(不図示)への書き込みを制御(例えばマスク)す

12

【0018】なお、図87(a)におけるレジスタ回路2322,2323,2324,2325は、すべて、図87(b)のレジスタ回路233によって示される同じ回路構成を有している。レジスタ回路233は、図78(b)に示されたレジスタ回路203と同じ構成、機30能を有している。

【0019】次に、2ビットプリフェッチ型SDRAM からなる半導体記憶装置における第5の従来例を説明す る。図89は、第5の従来例の電気的構成を示すブロッ ク図である。第5の従来例は、同図に示すように、クロ ック信号回路241と、中間バッファ242と、データ イン回路243と、ライトデータマスク回路244とか ら概略構成されている。クロック信号回路241は、図 77に示された第1の従来例におけるクロック信号回路 201と同様の構成、機能を有している。クロック信号 回路241の出力信号であるワンショットパルス信号Φ clk及びΦclkdinは、中間バッファ242で増 幅され、データイン回路243およびライトデータマス ク回路244に供給される。データイン回路243は、 図78(a)に示された第1の従来例におけるデータイ ン回路202と同様の機能を有し、ライトデータマスク 回路244は、図84(a)に示された第3の従来例に おけるライトデータマスク回路222と同様の機能を有 している。データイン回路243は、ワンショットパル ス信号Φclk及びΦclkdinのタイミングで、外 部から供給されるデータ信号を取り込み、図示されない

データバスにデータを転送する。ライトデータマスク回路244は、ワンショットパルス信号Φclk及びΦclkdinのタイミングで、外部から供給されるデータ制御信号を取り込み、図示されないデータ制御回路に供給する。図示されないデータ制御回路は、データ制御信号に従って、図示されないデータバスからの入力データの、記憶セルへの書き込みを制御(例えばマスク)す

13

【0020】次に、2ビットプリフェッチ型SDRAMからなる半導体記憶装置における第6の従来例を説明する。DDR型SDRAMでは、外部クロック信号CLKと、外部クロックの逆相信号CLKBとを用いた相補信号に対して、動作が同期する。一方、従来のSDR型SDRAMでは、クロック信号CLKに動作が同期する。さらに、DDR型SDRAMでは、データ書き込み動作時にはデータストローブ信号によりデータを取り込み、読み出し動作時にはデータとともに、タイミング信号であるデータストローブ信号を出力して、外部システムとの同期をとる。一方、従来のSDR型SDRAMでは、クロック信号CLKに対して、動作が同期するのみである。

#### [0021]

【発明が解決しようとする課題】しかしながら、上記各 従来例の半導体記憶装置にあっては、データ処理速度を 上げるためには、クロック信号CLKを高速化する必要 があるが、SDRAMを使用した実際のシステムでは、 多数のSDRAMをモジュール基板上に搭載して使うこ とが多いため、クロック信号CLKとデータ入力信号D INiとのタイミングスキューの問題が顕著になるの で、クロック信号CLKの高速化は必ずしも容易ではな い。このような問題が生じるのは、クロック信号CLK のみを用いてデータ入力信号の制御(取り込み)を行っ ているからであり、これに対して近年において、ダブル データレート型のDDR-SDRAMが提案され、現 在、JEDEC (Joint Electron Device Engineering Council) における標準化が進められている。 DDR-SDRAMにおいては、2ビットプリフェッチ方式を使 用するが、データ入力信号の取り込みは、データストロ ーブ信号DSによって行われ、クロック信号CLKの周 期は、データ入力信号周期の2倍になっている。データ ストローブ信号DSは、データ入力信号DINiと同時 に、図示されない中央処理装置(CPU)で作成される ものであり、データストローブ信号DSとデータ入力信 号DINiとを、等長の配線によってSDRAMに接続 することによって、両者の間のタイミングスキューの問 題が解消される。したがって、クロック信号の高速化の 問題と、クロック信号とデータ入力信号のタイミングス キューの問題とを同時に解決することができる。ただ し、データ入力信号をデータストローブ信号DSによっ て取り込んだ後、クロック信号CLKによる制御に変換

する必要があり、この際の動作を確実に行うことが重要 になる。

【0022】この発明は、上述の事情に鑑みてなされたものであって、DDR-SDRAMにおいて、入力信号をデータストローブ信号の制御によって取り込んだ後、クロック信号の制御に変換する際のラッチマージンを十分確保することが可能な、半導体記憶装置を提供することを目的としている。

【0023】また、データストローブ信号DSで取り込 むデータ制御信号DMに関しても、データ信号と同様に JEDECで標準化が進められている。この場合もデー 夕信号と同様に、データ制御信号をデータストローブ信 号DSで取り込んだ後、クロック信号CLKによる制御 に変換する動作を、確実に行うことが重要になる。さら に、従来方式でのクロック信号CLKによる、データ信 号の取り込みおよびデータ制御信号の取り込みと、デー タストローブ信号による、データ信号の取り込みおよび データ制御信号の取り込みとを切り替える構成とし、チ ップの内部動作を従来と同様のSDRに切り替える手段 を提供することによって、チップ製造後において、チッ プ組立時、従来のSDRか、ダブルデータ型のDDR-SDRAMかを選択することが可能になる。これによっ て、需要に応じてチップを選択供給することが可能とな るので、供給面において有益である。また、メモリセル の基本的性能評価などに、従来SDRにおいて蓄積され た評価技術を用いることが可能となるので、生産面、コ スト面において有益である。さらに、この切り替えを容 易に行えるような制御手段、及び、切り替えを行ったこ とによるフローティングノードを電気的に固定する手段 を設けることは、製品の品質と、信頼性を向上させるこ とになる。

【0024】この発明は、上述の事情に鑑みてなされたものであって、DDR-SDRAMにおいて、データ制御信号をデータストローブ信号の制御によって取り込んだ後、クロック信号の制御に変換する際のラッチマージンを十分確保することが可能な、半導体記憶装置を提供することを目的としている。また、従来のSDR仕様のメモリと、DDR仕様のメモリとの切り替えが可能な、半導体記憶装置を提供することを目的としている。さらに、その際、必要となる、フローティングノードの電気的固定および、内部クロック発生回路の動作切り替えを行うことが可能な、半導体記憶装置を提供することを目的としている。

#### [0025]

【課題を解決するための手段】上記課題を解決するために、請求項1記載の発明は、半導体記憶装置に係り、入力データの2個周期で出力されるデータストローブ信号の立ち上がり(又は立ち下がり)エッジと立ち下がり(又は立ち上がり)エッジとに応じて入力データを順次取り込む、従続接続された第1及び第2のデータ保持手

段を備え、該第1及び第2のデータ保持手段に取り込まれたデータを同時に取り出してクロック信号のタイミングで並列に記憶セルに書き込むように構成されていることを特徴としている。

15

【0026】また、請求項2記載の発明は、半導体記憶 装置に係り、入力データの2個周期で出力されるデータ ストローブ信号の立ち上がり(又は立ち下がり)エッジ と立ち下がり(又は立ち上がり)エッジとから生成した 第1のワンショットパルス信号に応じて入力データを順 次取り込む従続接続された第1の組の2個のデータ保持 手段と、該第1の組の2個のデータ保持手段に取り込ま れた2個のデータを前記第1のワンショットパルス信号 の2倍の周期を有するタイミング信号に応じて同時に取 り込む第2の組の2個のデータ保持手段と、該第2の組 の2個のデータ保持手段に取り込まれた2個のデータを クロック信号の立ち上がり又は立ち下がりエッジから生 成した第2のワンショットパルス信号に応じて同時に取 り込む第3の組の2個のデータ保持手段とを備え、該第 3の組の2個のデータ保持手段に取り込まれた2個のデ ータを並列に記憶セルに書き込むように構成されている ことを特徴としている。

【0027】また、請求項3記載の発明は、請求項2記載の半導体記憶装置に係り、上記タイミング信号が上記第1のワンショットバルス信号より後に発生するように構成されていることを特徴としている。

【0028】また、請求項4記載の発明は、請求項2又は3記載の半導体記憶装置に係り、上記第2の組の2個のデータ保持手段がそれぞれレジスタ回路からなることを特徴としている。

【0029】また、請求項5記載の発明は、請求項4記載の半導体記憶装置に係り、上記タイミング信号がデータストローブ信号の立ち上がり又は立ち下がりエッジから遅延して生成されるとともに、上記第2のワンショットパルス信号がクロック信号の立ち上がり又は立ち下がりエッジから遅延して生成されるように構成されていることを特徴としている。

【0030】また、請求項6記載の発明は、請求項2又は3記載の半導体記憶装置に係り、上記第2の組の2個のデータ保持手段がそれぞれデータラッチ回路からなることを特徴としている。

【0031】また、請求項7記載の発明は、半導体記憶装置に係り、入力データの2個周期で出力されるデータストローブ信号の立ち上がり(又は立ち下がり)エッジに応じて入力データを取り込む第1のデータ保持手段と、該データストローブ信号の立ち下がり(又は立ち上がり)エッジに応じて入力データを取り込む第2のデータ保持手段とを備え、該第1及び第2のデータ保持手段に取り込まれたデータを同時に取り出してクロック信号のタイミングで並列に記憶セルに書き込むように構成されていることを特徴としている。

【0032】また、請求項8記載の発明は、半導体記憶 装置に係り、入力データの2個周期で出力されるデータ ストローブ信号の立ち上がり(又は立ち下がり)エッジ から生成した第1のワンショットパルス信号に応じて入 カデータを取り込む第1のデータ保持手段と、該データ ストローブ信号の立ち下がり(又は立ち上がり)エッジ から生成した第2のワンショットパルス信号に応じて入 カデータを取り込む第2のデータ保持手段とからなる第 1の組の2個のデータ保持手段と、該第1の組の2個の 10 データ保持手段に取り込まれた2個のデータを上記第1 又は第2のワンショットパルス信号と同じ周期を有する タイミング信号に応じて同時に取り込む第2の組の2個 のデータ保持手段と、該第2の組の2個のデータ保持手 段に取り込まれた2個のデータをクロック信号の立ち上 がり又は立ち下がりエッジから生成した第3のワンショ ットパルス信号に応じて同時に取り込む第3の組の2個 のデータ保持手段とを備え、該第3の組の2個のデータ 保持手段に取り込まれた2個のデータを並列に記憶セル に書き込むように構成されていることを特徴としてい 20 る。

【0033】また、請求項9記載の発明は、請求項8記載の半導体記憶装置に係り、上記タイミング信号が上記第1又は第2のワンショットパルス信号より後に発生するように構成されていることを特徴としている。

【0034】また、請求項10記載の発明は、請求項8 又は9記載の半導体記憶装置に係り、上記第2の組の2 個のデータ保持手段がそれぞれレジスタ回路からなることを特徴としている。

【0035】また、請求項11記載の発明は、請求項10記載の半導体記憶装置に係り、上記タイミング信号が上記第1又は第2のワンショットパルス信号から遅延して生成されるとともに、上記第3のワンショットパルス信号がクロック信号の立ち上がり又は立ち下がりエッジから遅延して生成されるように構成されていることを特徴としている。

【0036】また、請求項12記載の発明は、請求項8 又は9記載の半導体記憶装置に係り、上記第2の組の2 個のデータ保持手段がそれぞれデータラッチ回路からなることを特徴としている。

40 【0037】また、請求項13記載の発明は、半導体記憶装置に係り、入力制御信号の2個周期で出力されるデータストローブ信号の立ち上がり(又は立ち下がり)エッジと立ち下がり(又は立ち上がり)エッジとに応じて入力制御信号を順次取り込む、従続接続された第1及び第2の制御信号保持手段を備え、該第1及び第2の制御信号保持手段に取り込まれた制御信号を同時に取り出してクロック信号のタイミングで並列にデータ制御を行うように構成されていることを特徴としている。

【0038】また、請求項14記載の発明は、半導体記 50 憶装置に係り、入力制御信号の2個周期で出力されるデ

ータストローブ信号の立ち上がり(又は立ち下がり)エッジと立ち下がり(又は立ち上がり)エッジとから生成した第1のワンショットパルス信号に応じて入力制御信号を順次取り込む従続接続された第1の組の2個の制御信号保持手段と、該第1の組の2個の制御信号保持手段に取り込まれた2個の制御信号を上記第1のワンショットパルス信号の2倍の周期を有するタイミング信号に応じて同時に取り込む第2の組の2個の制御信号保持手段に取り込む第2の組の2個の制御信号保持手段とあり、エッジから生成した第2のワンショットパルス信号に応じて同時に取り込む第3の組の2個の制御信号保持手段とを備え、該第3の組の2個の制御信号保持手段とを備え、該第3の組の2個の制御信号保持手段とを備え、該第3の組の2個の制御信号保持手段に取り込まれた2個の制御信号で並列にデータ制御を行うように構成されていることを特徴としている。

【0039】また、請求項15記載の発明は、請求項14記載の半導体記憶装置に係り、上記タイミング信号が上記第1のワンショットパルス信号より後に発生するように構成されていることを特徴としている。

【0040】また、請求項16記載の発明は、請求項14又は15記載の半導体記憶装置に係り、上記第2の組の2個の制御信号保持手段がそれぞれレジスタ回路からなることを特徴としている。

【0041】また、請求項17記載の発明は、請求項16記載の半導体記憶装置に係り、上記タイミング信号がデータストローブ信号の立ち上がり又は立ち下がりエッジから遅延して生成されるとともに、上記第2のワンショットパルス信号がクロック信号の立ち上がり又は立ち下がりエッジから遅延して生成されるように構成されていることを特徴としている。

【0042】また、請求項18記載の発明は、請求項14又は15記載の半導体記憶装置に係り、上記第2の組の2個の制御信号保持手段がそれぞれデータラッチ回路からなることを特徴としている。

【0043】また、請求項19記載の発明は、半導体記憶装置に係り、入力制御信号の2個周期で出力されるデータストローブ信号の立ち上がり(又は立ち下がり)エッジに応じて入力制御信号を取り込む第1のデータ保持手段と、該データストローブ信号の立ち下がり(又は立ち上がり)エッジに応じて入力制御信号を取り込む第2のデータ保持手段とを備え、該第1及び第2のデータ保持手段に取り込まれた制御信号を同時に取り出してクロック信号のタイミングで並列にデータ制御を行うように構成されていることを特徴としている。

【0044】また、請求項20記載の発明は、半導体記憶装置に係り、入力制御信号の2個周期で出力されるデータストローブ信号の立ち上がり(又は立ち下がり)エッジから生成した第1のワンショットパルス信号に応じて入力制御信号を取り込む第1の制御信号保持手段と、該データストローブ信号の立ち下がり(又は立ち上が

り)エッジから生成した第2のワンショットパルス信号に応じて入力制御信号を取り込む第2の制御信号保持手段とからなる第1の組の2個の制御信号保持手段に取り込まれた2個の制御信号を前記第1又は第2のワンショットパルス信号と同じ周期を有するタイミング信号に応じて同時に取り込む第2の組の2個の制御信号保持手段と、該第2の組の2個の制御信号保持手段に取り込まれた2個の制御信号保持手段に取り込まれた2個の制御信号をクロック信号の立ち上がり又は立ち下がりエッジから生成した第3のワンショットパルス信号に応じて同時に取り込む第3の組の2個の制御信号保持手段に取り込まれた2個の制御信号保持手段に取り込まれた2個の制御信号で並列にデータ制御を行うように構成されていることを特徴としている。

18

【0045】また、請求項21記載の発明は、請求項20記載の半導体記憶装置に係り、上記タイミング信号が上記第1又は第2のワンショットパルス信号より後に発生するように構成されていることを特徴としている。

【0046】また、請求項22記載の発明は、請求項2 20 0又は21記載の半導体記憶装置に係り、上記第2の組 の2個の制御信号保持手段がそれぞれレジスタ回路から なることを特徴としている。

【0047】また、請求項23記載の発明は、請求項22記載の半導体記憶装置に係り、上記タイミング信号が上記第1又は第2のワンショットパルス信号から遅延して生成されるとともに、上記第3のワンショットパルス信号がクロック信号の立ち上がり又は立ち下がりエッジから遅延して生成されるように構成されていることを特徴としている。

30 【0048】また、請求項24記載の発明は、請求項20又は21記載の半導体記憶装置に係り、上記第2の組の2個の制御信号保持手段がそれぞれデータラッチ回路からなることを特徴としている。

【0049】また、請求項25記載の発明は、請求項1 3乃至24のいずれか1に記載の半導体記憶装置に係 り、上記制御信号によるデータ制御が、記憶セルに書き 込むデータのマスク制御であることを特徴としている。 【0050】また、請求項26記載の発明は、請求項1 乃至25のいずれか1に記載の半導体記憶装置に係り、 40 上記クロック信号から該クロック信号又はその分周信号 の立ち上がり又は立ち下がりエッジを検出して第1のワ ンショットパルス信号を発生するクロック信号回路と、 入力データ又は入力制御信号の2個周期で出力されるデ ータストローブ信号から、該データストローブ信号の立 ち上がり及び立ち下がりエッジを検出した第2のワンシ ョットパルス信号と、該データストローブ信号の立ち上 がり又は立ち下がりエッジを検出したワンショットパル ス信号を遅延した第1のタイミング信号とを発生するデ ータストローブ信号回路と、上記クロック信号回路とデ 50 ータストローブ信号回路のそれぞれの出力信号から、モ ード制御信号に応じて、上記半導体記憶装置のデータイン回路又はライトデータマスク回路に対するそれぞれの制御用タイミング信号を生成する中間バッファとを備え、該中間バッファからの上記制御用タイミング信号によって、上記データイン回路とライトデータマスク回路における、クロック信号に基づく入力データ又は入力制御信号の処理と、上記データストローブ信号に基づく入力データ又は入力制御信号の処理とを切り替えることを特徴としている。

19

【0051】請求項27記載の発明は、請求項26記載の半導体記憶装置に係り、上記中間バッファが、上記第1のタイミング信号と、タイミング切り替え信号に応じて、上記第1のワンショットパルス信号と第2のワンショットパルス信号とを切り替えた第2のタイミング信号と、上記モード制御信号に応じて出力される前記第1のワンショットパルス信号を遅延した第3のタイミング信号とを、上記制御用タイミング信号として生成するように構成されていることを特徴としている。

【0052】また、請求項28記載の発明は、請求項1 乃至25のいずれか1に記載の半導体記憶装置に係り、 上記クロック信号から該クロック信号又はその分周信号 の立ち上がり又は立ち下がりエッジを検出して第1のワ ンショットパルス信号を発生するクロック信号回路と、 入力データ又は入力制御信号の2個周期で並列に出力さ れる2系列のデータストローブ信号における第1の系列 のデータストローブ信号から、該データストローブ信号 の立ち上がり及び立ち下がりエッジを検出した第2のワ ンショットパルス信号と、該データストローブ信号の立 ち上がり又は立ち下がりエッジを検出したワンショット パルス信号を遅延した第1のタイミング信号とを発生す る第1のデータストローブ信号回路と、入力データ又は 入力制御信号の2個周期で並列に出力される2系列のデ ータストローブ信号における第2の系列のデータストロ ーブ信号から、該データストローブ信号の立ち上がり及 び立ち下がりエッジを検出した第2のワンショットパル ス信号と、該データストローブ信号の立ち上がり又は立 ち下がりエッジを検出したワンショットパルス信号を遅 延した第1のタイミング信号とを発生する第2のデータ ストローブ信号回路と、上記クロック信号回路と第1及 び第2のデータストローブ信号回路のそれぞれの出力信 号から、モード制御信号に応じて、複数のデータイン回 路又はライトデータマスク回路に対する、上記2系列の データストローブ信号に対応するそれぞれの制御用タイ ミング信号を生成する中間バッファとを備え、該中間バ ッファからの上記制御用タイミング信号によって、上記 データイン回路とライトデータマスク回路における、ク ロック信号に基づく入力データ又は入力制御信号の処理 と、上記データストローブ信号に基づく入力データ又は 入力制御信号の処理とを切り替えることを特徴としてい る。

【0053】請求項29記載の発明は、請求項28記載 の半導体記憶装置に係り、上記中間バッファが、上記第 1の系列の第1のタイミング信号と、ビット指定信号に 応じて第1の系列の第1のタイミング信号と第2の系列 の第1のタイミング信号とを切り替えた第2の系列の第 1のタイミング信号と、モード制御信号に応じて上記第 1のワンショット信号と第1の系列の第2のワンショッ ト信号とを切り替えた第1の系列の第2のタイミング信 号と、ビット指定信号とモード制御信号とに応じて上記 10 第1のワンショットパルス信号と第1の系列の第2のワ ンショットパルス信号と第2の系列の第2のワンショッ トパルス信号とを切り替えた第2の系列の第2のタイミ ング信号と、上記モード制御信号に応じて出力される上 記第1のワンショットパルス信号を遅延した第3のタイ ミング信号とを、上記制御用タイミング信号として生成 するように構成されていることを特徴としている。

20

【0054】また、請求項30記載の発明は、請求項26乃至29のいずれか1に記載の半導体記憶装置に係り、上記中間バッファが、それぞれの出力タイミング信20号を増幅するとともに、上記各データイン回路及びライトデータマスク回路におけるすべてのレジスタ回路及びデータラッチ回路への出力タイミング信号のスキューが最小になるような位置に配置されていることを特徴としている

【0055】また、請求項31記載の発明は、請求項26乃至29のいずれか1に記載の半導体記憶装置に係り、上記第3のタイミング信号に対する遅延量が可変であることを特徴としている。

【0056】また、請求項32記載の発明は、請求項2 7又は29記載の半導体記憶装置に係り、上記モード制御信号が、外部コマンドに基づく第1のコマンドデコーダからの禁止信号が出力されていないとき、外部からのボンディングオプション指示信号に基づいて出力されるとともに、外部コマンドに基づいて上記第1のコマンドデコーダが上記禁止信号を出力した状態で該第1のコマンドデコーダから出力され、該第1のコマンドデコーダがテスト信号を出力する状態で、該第2のコマンドデコーダからのリセット信号によって初期化されるように構成40されていることを特徴としている。

【0057】また、請求項33記載の発明は、請求項3 2記載の半導体記憶装置に係り、上記ボンディングオプション指示信号が、当該半導体記憶装置のパッケージ組み立て時に与えられることを特徴としている。

【0058】また、請求項34記載の発明は、請求項26乃至33のいずれか1に記載の半導体記憶装置に係り、上記モード制御信号に応じて、レベルシフタを介してゲートに制御電圧を付与されるトランジスタを備え、該モード制御信号に応じてフローティングノードとなる50当該半導体記憶装置の入力端子に、上記トランジスタを

介して固定電位を付与するように構成されていることを 特徴としている。

【0059】また、請求項35記載の発明は、請求項3 4記載の半導体記憶装置に係り、上記固定電位が、上記 入力端子の参照電位であることを特徴としている。

【0060】さらにまた、請求項36記載の発明は、請求項32乃至33のいずれかに記載の半導体記憶装置に係り、前記モード制御信号に従い、読み出し動作時には半導体記憶装置がデータストローブ信号を供給するように構成されていることを特徴としている。

# [0061]

【作用】この発明の構成では、入力データの2個周期で 出力されるデータストローブ信号の立ち上がり(又は立 ち下がり) エッジと立ち下がり(又は立ち上がり) エッ ジとから生成した第1のワンショットパルス信号に応じ て入力データを従続接続された第1の組の2個のデータ 保持手段に順次取り込み、第1の組の2個のデータ保持 手段に取り込まれた2個のデータを上記第1のワンショ ットパルス信号の2倍の周期を有するタイミング信号に 応じて第2の組の2個のデータ保持手段に同時に取り込 み、第2の組の2個のデータ保持手段に取り込まれた2 個のデータをクロック信号の立ち上がり又は立ち下がり エッジから生成した第2のワンショットパルス信号に応 じて第3の組の2個のデータ保持手段に同時に取り込ん で、第3の組の2個のデータ保持手段に取り込まれた2 個のデータを並列に記憶セルに書き込むようにしたの で、第1のワンショットパルス信号と第2のワンショッ トパルス信号とに対するタイミングの調整によって、入 カデータをデータストローブ信号DSの制御で取り込ん・ だ後、クロック信号CLKの制御に変換する際のラッチ 30 マージンを容易に確保することができる。

【0062】また、この発明の別の構成では、入力デー タの2個周期で出力されるデータストローブ信号の立ち 上がり(又は立ち下がり)エッジから生成した第1のワ ンショットパルス信号に応じて入力データを第1のデー タ保持手段に取り込むとともに、データストローブ信号 の立ち下がり(又は立ち上がり)エッジから生成した第 2のワンショットパルス信号に応じて入力データを第2 のデータ保持手段に取り込み、第1のデータ保持手段と 第2のデータ保持手段とに取り込まれた2個のデータを 上記第1又は第2のワンショットパルス信号と同じ周期 を有するタイミング信号に応じて第2の組の2個のデー タ保持手段に同時に取り込み、第2の組の2個のデータ 保持手段に取り込まれた2個のデータをクロック信号の 立ち上がり又は立ち下がりエッジから生成した第3のワ ンショットパルス信号に応じて第3の組の2個のデータ 保持手段に同時に取り込んで、第3の組の2個のデータ 保持手段に取り込まれた2個のデータを並列に記憶セル に書き込むようにしたので、第1のワンショットパルス 信号及び第2のワンショットパルス信号と第3のワンシ

ョットパルス信号とに対するタイミングの調整によって、入力データをデータストローブ信号DSの制御で取り込んだ後、クロック信号CLKの制御に変換する際のラッチマージンを容易に確保することができる。

22

【0063】また、この発明の別の構成では、入力制御 信号の2個周期で出力されるデータストローブ信号の立 ち上がり(又は立ち下がり)エッジと立ち下がり(又は 立ち上がり)エッジとから生成した第1のワンショット パルス信号に応じて入力制御信号を従続接続された第1 10 の組の2個の制御信号保持手段に順次取り込み、第1の 組の2個の制御信号保持手段に取り込まれた2個の制御 信号を上記第1のワンショットパルス信号の2倍の周期 を有するタイミング信号に応じて第2の組の2個の制御 信号保持手段に同時に取り込み、第2の組の2個の制御 信号保持手段に取り込まれた2個の制御信号をクロック 信号の立ち上がり又は立ち下がりエッジから生成した第 2のワンショットパルス信号に応じて第3の組の2個の 制御信号保持手段に同時に取り込んで、第3の組の2個 の制御信号保持手段に取り込まれた2個の制御信号を並 20 列に記憶セルに書き込むようにしたので、第1のワンシ ョットパルス信号と第2のワンショットパルス信号とに 対するタイミングの調整によって、入力制御信号をデー タストローブ信号DSの制御で取り込んだ後、クロック 信号CLKの制御に変換する際のラッチマージンを容易 に確保することができる。

【0064】また、この発明の別の構成では、入力制御 信号の2個周期で出力されるデータストローブ信号の立 ち上がり(又は立ち下がり)エッジから生成した第1の ワンショットパルス信号に応じて入力制御信号を第1の 制御信号保持手段に取り込むとともに、データストロー ブ信号の立ち下がり(又は立ち上がり)エッジから生成 した第2のワンショットパルス信号に応じて入力制御信 号を第2の制御信号保持手段に取り込み、第1の制御信 号保持手段と第2の制御信号保持手段とに取り込まれた 2個の制御信号を上記第1又は第2のワンショットパル ス信号と同じ周期を有するタイミング信号に応じて第2 の組の2個の制御信号保持手段に同時に取り込み、第2 の組の2個の制御信号保持手段に取り込まれた2個の制 御信号をクロック信号の立ち上がり又は立ち下がりエッ 40 ジから生成した第3のワンショットパルス信号に応じて 第3の組の2個の制御信号保持手段に同時に取り込ん で、第3の組の2個の制御信号保持手段に取り込まれた 2個の制御信号を並列に記憶セルに書き込むようにした ので、第1のワンショットパルス信号及び第2のワンシ ョットパルス信号と第3のワンショットパルス信号とに 対するタイミングの調整によって、入力制御信号をデー タストローブ信号DSの制御で取り込んだ後、クロック 信号CLKの制御に変換する際のラッチマージンを容易 に確保することができる。

【0065】また、この発明の別の構成では、入力デー

**憶装置の電気的構成を示すブロック図、図3は、第1実** 施例の動作を説明するタイミングチャート、図4は、デ

24

ータストローブ信号のタイミングが最も早い場合のラッ チマージンの説明図、図5は、データストローブ信号の タイミングが最も遅い場合のラッチマージンの説明図で ある。この第1実施例の半導体記憶装置は、図1及び図 2に示すように、データストローブ信号回路11と、ク ロック信号回路12と、データイン回路13とから概略 構成されている。

【0069】データストローブ信号回路11は、図1 (a) に示すように、入力バッファ111と、ライズ/ フォール遷移パルス発生回路112と、フォール遷移パ ルス発生回路113とを有している。入力バッファ11 1は、データストローブ信号DSを、ライズ/フォール 遷移パルス発生回路112と、フォール遷移パルス発生 回路113に供給する。ライズ/フォール遷移パルス発 生回路112は、入力バッファ1110出力信号の立ち 上がり(ライズ)エッジと立ち下がり(フォール)エッ ジとを検出して、ワンショットパルス信号Φ d s e o を 20 発生する。フォール遷移パルス発生回路113は、入力 バッファ111の出力信号の立ち下がり(フォール)エ ッジを検出して、ワンショットパルス信号Φdsodを 発生する。

【0070】クロック信号回路12は、図1(b)に示 すように、入力バッファ121と、ライズ遷移パルス発 生回路122とを有している。入力バッファ121は、 クロック信号CLKをライズ遷移パルス発生回路122 に供給する。ライズ遷移パルス発生回路122は、入力 バッファ121の出力信号の立ち上がり(ライズ)エッ 30 ジを検出して、ワンショットパルス信号 $\Phi$ clkdin を発生する。

【0071】データイン回路13は、図2(a)に示す ように、入力バッファ131と、レジスタ回路132, 133, 134, 135, 136, 137と、データバ スドライブ回路138とを有している。入力バッファ1 31は、データ入力信号DINi(i=1~8)をレジ スタ回路132に供給する。レジスタ回路132は、入 力バッファ131の出力信号を、ワンショットパルス信 号Φdseoに応じて取り込む。レジスタ回路133 40 は、レジスタ回路132の出力信号を、次のワンショッ トパルス信号Φ d s e o に応じて取り込む。レジスタ回 路134,135は、それぞれレジスタ回路132,1 33の出力信号を、ワンショットパルス信号Φdsod に応じて取り込んで、それぞれ出力信号 e d 1, o d 1 を発生する。また、レジスタ回路136,137は、そ れぞれレジスタ回路134,135の出力信号を、ワン ショットパルス信号Φclkdinに応じて取り込ん で、それぞれ出力信号ed2,od2を発生する。デー タバスドライブ回路138は、レジスタ回路136の出

タの2個周期で出力されるデータストローブ信号の立ち 上がり(又は立ち下がり)エッジと立ち下がり(又は立 ち上がり) エッジから生成した第1のワンショットパル ス信号に応じて取り込まれた入力データ信号を、前記タ イミングで取り込まれた制御信号によりデータの書き込 みを制御する際に、データストローブ信号DSの制御に よって取り込まれた入力データを、クロック信号CLK の制御に変換するときのラッチマージンを確保すること ができるとともに、このような変換を容易に行うことが できる。また、同時に、複数のデータ信号を複数の制御 10 信号により、別々に書き込み制御を行うことができる。

【0066】また、この発明の別の構成では、入力デー タの2個周期で出力されるデータストローブ信号の立ち 上がり(又は立ち下がり)エッジから生成した第1のワ ンショットパルス信号に応じて取り込まれた入力データ 信号を、前記タイミングで取り込まれた制御信号により データの書き込みを制御する際に、データストローブ信 号DSの制御によって取り込まれた入力データを、クロ ック信号CLKの制御に変換するときのマージンを確保 することができるとともに、このような変換を容易に行 うことができる。また、同時に、複数のデータ信号を複 数の制御信号により、別々に書き込み制御を行うことが できる。

【0067】また、この発明の別の構成では、入力デー タの2個周期で出力されるデータストローブ信号の立ち 上がり(又は立ち下がり)エッジと立ち下がり(又は立 ち上がり) エッジから生成した第1のワンショットパル スを第2のワンショットパルスに切り替えるとともに、 第2のワンショットパルスを分周回路で遅延すること で、従来のSDR型半導体記憶装置の入力データタイミ ングでのデータの取り込みを可能とし、さらに従来のS DR型半導体記憶装置の制御タイミングで制御信号の取 り込みを可能とする。また、SDR型半導体記憶装置と DDR型半導体記憶装置とを切り替えた際に、フローテ ィングノードとなる入力端子を電気的に固定し、チップ の誤動作又は破壊を防止することができる。さらに、同 期クロック発生回路の動作を切り替え、出力データ信号 のタイミング信号であるデータストローブ信号を制御す る。以上のことにより、SDR型半導体記憶装置とDD R型半導体記憶装置との切り替えが容易となり、チップ を需要に応じて出荷することが可能となり、さらにはメ モリセルの基本特性評価など、従来、SDR型半導体記 憶装置で蓄積された評価技術を、DDR型半導体記憶装 置に適用利用することが容易になる。

# [0068]

【発明の実施の形態】以下、図面を参照して、この発明 の実施の形態について説明する。説明は、実施例を用い て具体的に行なう。

# ◇第1実施例

図1及び図2は、この発明の第1実施例である半導体記 50 カデータed2と、レジスタ回路137の出カデータo

d 2 とを並列に、それぞれ偶数番目のデータバスDBE i ( $i=1\sim8$ ) と、奇数番目のデータバスDBO i ( $i=1\sim8$ ) とに供給し、これによって、入力データ が図示されない記憶セルに書き込まれる。

【0072】ここで、レジスタ回路132,133,134,135,136,137は、すべて、図2(b)のレジスタ回路14によって示される同じ回路構成を有している。レジスタ回路14は、図78(b)に示されたレジスタ回路203と同じ構成、機能を有している。

【0073】次に、図1乃至図5を参照して、この例の 半導体記憶装置の動作について説明する。図1 (a)に 示すデータストローブ信号回路11では、データストロ ーブ信号DSの立ち上がり(ライズ)エッジと立ち下が り(フォール)エッジとを検出して、ワンショットパル ス信号 $\Phi$ dseoを発生し、また、データストローブ信 号DSの立ち下がり(フォール)エッジを検出して、ワ ンショットパルス信号 $\Phi$ dsodを発生する。一方、図 1 (b)に示すクロック信号回路12では、クロック信 号CLKの立ち上がり(ライズ)エッジを検出して、ワ ンショットパルス信号 $\Phi$ clkdinを発生する。

【0074】図2(a)に示すデータイン回路13にお いて、データストローブ信号DSのライズ/フォール遷 移検出によって発生したワンショットパルス信号Φds eoによって、データ入力DINiをレジスタ回路13 2,133に順次1個ずつ取り込む。次にレジスタ回路 132.133に取り込まれた2個分のデータを、デー タストローブ信号DSの立ち下がり(フォール)遷移検 出によって発生したワンショットパルス信号Φdsod によって、レジスタ回路134,135に同時に取り込 む。この際、ミスラッチを避けるため、ワンショットパ ルス信号Φdsodは、ワンショットパルス信号Φds e oより後に発生するように遅延されている。その後、 レジスタ回路134,135に取り込まれたデータed 1, od1を、クロック信号CLKのライズ遷移検出に よって発生したワンショットパルス信号Φclkdin によって、次のレジスタ回路136、137へ転送す る。クロック信号CLKとデータストローブ信号DSと のタイミング差を示す規格 t DQSSは、クロック周期 を t C K としたとき、例えば、 O. 75 t C K (t D Q SS最小)~1.25tCK(tDQSS最大)の範囲 である。したがって、図4、図5に示すように、0.7 5 t C K と 1. 2 5 t C K の 2 つの場合において、ミス ラッチに対するマージンの確保が必要であるが、この例 では、ワンショットパルス信号Φdsod発生部と、ワ ンショットパルス信号Φ c l k d i n 発生部との信号発 生タイミングの選択によって、図4においては、データ ストローブ信号のタイミングが最も早い状態でもラッチ マージンが確保されており、図5においては、データス トローブ信号のタイミングが最も遅い状態でもラッチマ ージンが確保されることが示されている。

【0075】このように、この例の半導体記憶装置の構成によれば、データストローブ信号DSの制御によって取り込まれた入力データを、クロック信号CLKの制御に変換する際のラッチマージンを確保することができる。この例では、クロック信号CLKとデータストローブ信号DSとのタイミング差を示す規格 tDQSSが基準値(1 tCK)に比較的近い場合に対応可能である。さらに、この例では、クロック信号CLKによる制御も、ワンショットパルス信号Φclkdinによって行りことで、クロック信号CLKのデューティに対する依存性を解消することができる。

【0076】◇第2実施例

(14)

図6及び図7は、この発明の第2実施例である半導体記憶装置の電気的構成を示すブロック図である。この第2 実施例の半導体記憶装置は、同図に示すように、データストローブ信号回路21と、クロック信号回路22と、データイン回路23とから概略構成されている。

【0077】データストローブ信号回路21は、図6 (a)に示すように、入力バッファ211と、ライズ/フォール遷移パルス発生回路212と、フォール遷移パルス発生回路213とを有している。入力バッファ211,ライズ/フォール遷移パルス発生回路213は、それぞれ、図1(a)に示された入力バッファ111,ライズ/フォール遷移パルス発生回路112,フォール遷移パルス発生回路112,フォール遷移パルス発生回路112,フォール遷移パルス発生回路213と同じ構成、機能を有している。したがって、データストローブ信号回路21は、第1実施例の場合のデータストローブ信号回路11と同じ機能を有している。

【0078】クロック信号回路22は、図6(b)に示 すように、入力バッファ221と、ライズ遷移パルス発 生回路222と、遅延回路223と、分周回路224 と、ライズ遷移パルス発生回路225と、スイッチ回路 226とを有している。入力バッファ221, ライズ遷 移パルス発生回路225は、それぞれ、図1(b)に示 された入力バッファ121, ライズ遷移パルス発生回路 122と同じ構成、機能を有し、入力バッファ221, ライズ遷移パルス発生回路222,遅延回路223,分 周回路224、ライズ遷移パルス発生回路225は、そ 40 れぞれ、図76に示された入力バッファ2011, ライ ズ遷移パルス発生回路2012,遅延回路2013,分 周回路2014, ライズ遷移パルス発生回路2015と 同じ構成、機能を有している。したがって、クロック信 号回路22は、スイッチ回路226が図示の接続状態で は、第1実施例の場合のクロック信号回路12と同じ機 能を有し、スイッチ回路226が図示と反対の接続状態 では、第1の従来例の場合のクロック信号回路201と 同じ機能を有している。

【0079】また、データイン回路23は、図7に示す 50 ように、入力バッファ231と、レジスタ回路232,

遅れている。

ール遷移パルス発生回路113と同じ構成,機能を有し ている。また、遅延回路313は、入力バッファ311 の出力信号を所定時間遅延してフォール遷移パルス発生 回路314に供給する。したがってこの例のデータスト ローブ信号回路31では、ワンショットパルス信号Φd seoに対するワンショットパルス信号Φdsodの発 生タイミングが、第1実施例の場合と比べて、所定時間

28

【0083】クロック信号回路32は、図8(b)に示 10 すように、入力バッファ321と、遅延回路322と、 ライズ遷移パルス発生回路323とを有している。入力 バッファ321、ライズ遷移パルス発生回路323は、 それぞれ、図1(b)に示された入力バッファ121, ライズ遷移パルス発生回路122と同じ構成、機能を有 している。遅延回路322は、入力バッファ321の出 力信号を所定時間遅延してライズ遷移パルス発生回路3 23に供給する。したがって、この例のクロック信号回 路32では、ワンショットパルス信号Φclkdinの 発生タイミングが、第1実施例の場合と比べて、所定時 20 間遅れている。

【0084】データイン回路33は、図9に示すよう に、入力バッファ331と、レジスタ回路332,33 3, 334, 335, 336, 337と、データバスド ライブ回路338とを有している。入力バッファ331 と、レジスタ回路332, 333, 334, 335, 3 36、337と、データバスドライブ回路338とは、 それぞれ、図2(a)に示された入力バッファ131 と、レジスタ回路132, 133, 134, 135, 1 36,137と、データバスドライブ回路138と、同 30 じ構成,機能を有している。

【0085】次に、図8乃至図12を参照して、この例 の半導体記憶装置の動作について説明する。図8 (a) に示すデータストローブ信号回路31では、データスト ローブ信号DSの立ち上がり (ライズ) エッジと立ち下 がり(フォール)エッジとを検出して、ワンショットパ ルス信号Φdseoを発生し、また、データストローブ 信号DSを遅延した信号の立ち下がり(フォール)エッ ジを検出して、ワンショットパルス信号Φdsodを発 生する。一方、図8(b)に示すクロック信号回路32 40 では、クロック信号CLKを遅延した信号の立ち上がり (ライズ) エッジを検出して、ワンショットパルス信号 Φ c l k d i n を発生する。

【0086】図9に示すデータイン回路33において、 データストローブ信号DSのライズ/フォール遷移検出 によって発生したワンショットパルス信号Φ d s e o に よって、データ入力DINiをレジスタ回路332,3 33に順次1個ずつ取り込む。次にレジスタ回路33 2,333に取り込まれた2個分のデータを、データス トローブ信号DSの遅延信号の立ち下がり(フォール) 1, ライズ/フォール遷移パルス発生回路 1 1 2, フォ 50 遷移によって発生したワンショットパルス信号 Φ d s o

233, 234, 235, 236, 237と、データバ スドライブ回路238と、スイッチ回路239,231 0, 2311とを有している。入力バッファ231, レ ジスタ回路232, 233, 234, 235, 236, 237、データバスドライブ回路238は、それぞれ、 図2(a)に示された入力バッファ131, レジスタ回 路132, 133, 134, 135, 136, 137, データバスドライブ回路138と同じ構成、機能を有 し、入力バッファ231, レジスタ回路232, 23 3, 236, 237, データバスドライブ回路238 は、それぞれ、図78 (a) に示された入力バッファ2 021, レジスタ回路2022, 2023, 2024, 2025、データバスドライブ回路2026と同じ構 成,機能を有している。したがって、データイン回路2 3は、スイッチ回路239, 2310, 2311が図示 の接続状態では、第1実施例の場合のデータイン回路1 3と同じ機能を有し、スイッチ回路239, 2310, 2311が図示と反対の接続状態では、第1の従来例の 場合のデータイン回路202と同じ機能を有している。

【0080】このように、この例の半導体記憶装置の構 成によれば、スイッチ回路226, 239, 2310, 2311の切り換え状態に応じて、第1実施例の場合の 動作と、第1の従来例の場合の動作とを切り換えて行な うことができる。スイッチ回路226,239,231 0は、ボンディングオプションで設定することによっ て、上記のいずれかの状態に固定的に切り換えることが できる。したがって、この例によれば、第1実施例の場 合と第1の従来例の場合との2つの品種の半導体記憶装 置のいずれかを任意に選択して容易に実現できるので、 半導体記憶装置を組み込むべき装置品種切り換えの過渡 期における、半導体記憶装置の生産計画上有利である。

憶装置の電気的構成を示すブロック図、図10は、第3 実施例の動作を説明するタイミングチャート、図11 は、データストローブ信号のタイミングが最も早い場合 のラッチマージンの説明図、図12は、データストロー

【0081】◇第3実施例

ブ信号のタイミングが最も遅い場合のラッチマージンの 説明図である。この第3実施例の半導体記憶装置は、図 8及び図9に示すように、データストローブ信号回路3 1と、クロック信号回路32と、データイン回路33と から概略構成されている。

図8及び図9は、この発明の第3実施例である半導体記

【0082】データストローブ信号回路31は、図8 (a) に示すように、入力バッファ311と、ライズ/ · フォール遷移パルス発生回路312と、遅延回路313 と、フォール遷移パルス発生回路314とを有してい る。入力バッファ311,ライズ/フォール遷移パルス 発生回路312、フォール遷移パルス発生回路314 は、それぞれ、図1(a)に示された入力バッファ11

dによって、レジスタ回路334,335に同時に取り 込む。この際、ミスラッチを避けるため、ワンショット パルス信号Φdsodは、ワンショットパルス信号Φd seoより後に発生するように遅延されている。その 後、レジスタ回路334、335に取り込まれたデータ ed1,od1を、クロック信号CLKのライズ遷移検 出によって発生したワンショットパルス信号Φ c 1 k d inによって、次のレジスタ回路336,337へ転送 する。クロック信号CLKとデータストローブ信号DS とのタイミング差を示す規格 t DQSSは、クロック周 期をtCKとしたとき、例えば、O. 75tCK(tD QSS最小)~1.25tCK(tDQSS最大)の範 囲である。したがって、図11,図12に示すように、 0. 75 t C K と 1. 25 t C K の 2 つの場合におい て、ミスラッチに対するマージンの確保が必要であり、 このためワンショットパルス信号号Φdsod発生部で の遅延回路313の遅延量と、ワンショットパルス信号 Φ c l k d i n 発生部での遅延回路 3 2 2 の遅延量とを 最適値に調整する。これによって、図11においては、 データストローブ信号のタイミングが最も早い状態でも ラッチマージンが確保されており、図12においては、 データストローブ信号のタイミングが最も遅い状態でも ラッチマージンが確保されることが示されている。

【0087】このように、この例の半導体記憶装置の構成によれば、データストローブ信号DSの制御によって取り込まれた入力データを、クロック信号CLKの制御に変換する際のラッチマージンを確保することができる。この例では、ラッチマージン確保のための遅延回路の数が増加するが、これによってクロック信号CLKとデータストローブ信号DSとのタイミング差を示す規格 tDQSSが大きい場合にも対応できるようになる。 さらにこの例では、クロック信号CLKによる制御も、ワンショットパルス信号 $\Phi$ clkdinによって行うことで、クロック信号CLKのデューティに対する依存性を解消することができる。

# 【0088】◇第4実施例

図13及び図14は、この発明の第4実施例である半導体記憶装置の電気的構成を示すブロック図である。この第4実施例の半導体記憶装置は、同図に示すように、データストローブ信号回路41と、クロック信号回路42と、データイン回路43とから概略構成されている。

【0089】データストローブ信号回路41は、図13 (a)に示すように、入力バッファ411と、ライズ/フォール遷移パルス発生回路412と、遅延回路413と、フォール遷移パルス発生回路414とを有している。入力バッファ411、ライズ/フォール遷移パルス発生回路412、遅延回路413、フォール遷移パルス発生回路414は、それぞれ、図8(a)に示された入力バッファ311、ライズ/フォール遷移パルス発生回路312、遅延回路313、フォール遷移パルス発生回路312、遅延回路313、フォール遷移パルス発生回路312、遅延回路313、フォール遷移パルス発生回

路314と同じ構成,機能を有している。したがって、 データストローブ信号回路41は、第3実施例のデータ ストローブ信号回路31と同じ機能を有している。

【0090】クロック信号回路42は、図13(b)に 示すように、入力バッファ421と、ライズ遷移パルス 発生回路422と、遅延回路423と、分周回路424 と、ライズ遷移パルス発生回路425と、スイッチ回路 426とを有している。入力バッファ421,遅延回路 423, ライズ遷移パルス発生回路426は、それぞ 10 れ、図8(b)に示された入力バッファ321, 遅延回 路322、ライズ遷移パルス発生回路323と同じ構 成、機能を有し、入力バッファ421、ライズ遷移パル ス発生回路422, 遅延回路423, 分周回路424, ライズ遷移パルス発生回路425は、それぞれ、図77 に示された入力バッファ2011, ライズ遷移パルス発 生回路2012, 遅延回路2013, 分周回路201 4, ライズ遷移パルス発生回路2015と同じ構成,機 能を有している。したがって、クロック信号回路42 は、スイッチ回路426が図示の接続状態では、第3実 20 施例の場合のクロック信号回路32と同じ機能を有し、 スイッチ回路425が図示と反対の接続状態では、第1 の従来例の場合のクロック信号回路201と同じ機能を 有している。

【0091】データイン回路43は、図14に示すよう に、入力バッファ431と、レジスタ回路432,43 3, 434, 435, 436, 237と、データバスド ライブ回路438と、スイッチ回路439, 4310, 4311とを有している。入力バッファ431, レジス 夕回路432, 433, 434, 435, 436, 43 30 7, データバスドライブ回路438は、それぞれ、図9 に示された入力バッファ331, レジスタ回路332, 333, 334, 335, 336, 337, データバス ドライブ回路338と同じ構成、機能を有し、入力バッ ファ431, レジスタ回路432, 433, 436, 4 37, データバスドライブ回路438は、それぞれ、図 78 (a) に示された入力バッファ2021, レジスタ 回路2022, 2023, 2024, 2025, データ バスドライブ回路2026と同じ構成、機能を有してい る。したがって、データイン回路43は、スイッチ回路 439, 4310, 4311が図示の接続状態のとき、 上述した第3実施例の場合のデータイン回路33と同じ 機能を有し、スイッチ回路439,4310,4311 が図示と反対の接続状態のとき、第1の従来例の場合の 場合のデータイン回路202と同じ機能を有している。 【0092】このように、この例の半導体記憶装置の構

成によれば、スイッチ回路426,439,4310,4311の切り換え状態に応じて、第3実施例の場合の動作と、「第1の従来例の場合の動作とを切り換えて行うことができる。スイッチ回路426,439,431500,4311は、ボンディングオプションで設定するこ

とによって、上記のいずれかの状態に固定的に切り換えることができることは、第2実施例の場合と同じである。

# 【0093】◇第5実施例

図15及び図16は、この発明の第5実施例である半導体記憶装置の電気的構成を示すブロック図、図17は、第5実施例の動作を説明するタイミングチャート、図18は、データストローブ信号のタイミングが最も早い場合のラッチマージンの説明図、また、図19は、データストローブ信号のタイミングが最も遅い場合のラッチマージンの説明図である。この第5実施例の半導体記憶装置は、図15及び図16に示すように、データストローブ信号回路51と、クロック信号回路52と、データイン回路53とから概略構成されている。

【0094】データストローブ信号回路51は、図15 (a)に示すように、入力バッファ511と、ライズ遷移パルス発生回路512と、フォール遷移パルス発生回路513とを有している。入力バッファ511は、データストローブ信号DSを、ライズ遷移パルス発生回路512と、フォール遷移パルス発生回路512は、入力バッファ511の出力信号の立ち上がり(ライズ)エッジを検出して、ワンショットパルス信号Φdseを発生する。フォール遷移パルス発生回路513は、入力バッファ511の出力信号の立ち下がり(フォール)エッジを検出して、ワンショットパルス信号Φdsoを発生する。

【0095】クロック信号回路52は、図15(b)に示すように、入力バッファ521と、遅延回路522と、ライズ遷移パルス発生回路523とを有している。入力バッファ521は、クロック信号CLKを遅延回路522に供給する。遅延回路522は、入力バッファ521の出力信号を所定時間遅延する。ライズ遷移パルス発生回路523は、遅延回路522の出力信号の立ち上がり(ライズ)エッジを検出して、ワンショットパルス信号Φclkdinを出力する。

【0096】データイン回路53は、図16(a)に示すように、入力バッファ531と、レジスタ回路532,533,535,536,537,538と、遅延回路534と、データバスドライブ回路539とを有している。入力バッファ531は、データ入力信号DIN 40i(i=1~8)をレジスタ回路532、533に供給する。レジスタ回路532は、入力バッファ531の出力信号を、ワンショットパルス信号Φdsoに応じて取り込む。レジスタ回路533は、入力バッファ531の出力信号を、ワンショットパルス信号Φdsocに応じて取り込む。遅延回路534は、ワンショットパルス信号Φdsocがを発生する。レジスタ回路535,536は、それぞれレジスタ回路532,533の出力信号を、ワンショットパルス信号号Φdsodiに応じて取りンショットパルス信号号Φdsodiに応じて取

り込んで、それぞれ出力信号 e d 1. o d 1 を発生す る。レジスタ回路537、538は、それぞれレジスタ 回路535、536の出力信号を、ワンショットパルス 信号Φclkdinに応じて取り込んで、それぞれ出力 信号ed2,od2を発生する。データバスドライブ回 路539は、レジスタ回路537の出力データed2 と、レジスタ回路538の出力データod2とを並列 に、それぞれ偶数番目のデータバスDBEi(i=1~ 8) と、奇数番目のデータバスDBOi (i=1~8) とに供給し、これによって、入力データが図示されない 記憶セルに書き込まれる。ここで、レジスタ回路53 2, 533, 535, 536, 537, 538は、すべ て、図16(b)のレジスタ回路54によって示される 同じ回路構成を有している。レジスタ回路54は、図7 8(b)に示されたレジスタ回路203と同じ構成,機 能を有している。

32

【0097】次に、図15乃至図19を参照して、この例の半導体記憶装置の動作について説明する。図15 (a)に示すデータストローブ信号回路51では、デー20 タストローブ信号DSの立ち上がり(ライズ)エッジを検出して、ワンショットパルス信号Φdseを発生し、また、データストローブ信号DSの立ち下がり(フォール)エッジを検出して、ワンショットパルス信号Φdsoを発生する。一方、図15(b)に示すクロック信号回路52では、クロック信号CLKを遅延した信号の立ち上がり(ライズ)エッジを検出して、ワンショットパルス信号Φclkdinを発生する。

【0098】図16(a)に示すデータイン回路53に おいて、データストローブ信号DSのライズ遷移検出に 30 よって発生したワンショットパルス信号 Φdseによっ て、データ入力DINiをレジスタ回路532に取り込 み、データストローブ信号DSのフォール遷移検出によ って発生したワンショットパルス信号Φdsoによっ て、データ入力DINiをレジスタ回路533に取り込 む。次にレジスタ回路532,533に取り込まれた2 個分のデータを、データストローブ信号DSの立ち下が り(フォール)遷移によって発生したワンショットパル ス信号Φ d s o を遅延したワンショットパルス信号Φ d sod'によって、レジスタ回路535,536に同時 40 に取り込む。この際、ミスラッチを避けるため、ワンシ ョットパルス信号Φdsod'は、ワンショットパルス 信号Φdsoより後に発生するように遅延されている。 その後、レジスタ回路535,536に取り込まれたデ ータed1, od1を、クロック信号CLKのライズ遷 移検出によって発生したワンショットパルス信号Φ c l k d i n によって、次のレジスタ回路537, 538へ 転送する。クロック信号CLKとデータストローブ信号 DSとのタイミング差を示す規格 t DQSSは、クロッ ク周期を t C K としたとき、例えば、O. 75 t C K (tDQSS最小)~1.25tCK(tDQSS最

大)の範囲である。したがって、図18,図19に示すように、0.75t CKと1.25t CKの2つの場合において、ミスラッチに対するマージンの確保が必要であり、このためワンショットパルス信号号 $\Phi$ dsod'発生部での遅延回路534の遅延量と、ワンショットパルス信号 $\Phi$ clkdin発生部での遅延回路522の遅延量とを最適値に調整する。これによって、図18においては、データストローブ信号のタイミングが最も早い状態でもラッチマージンが確保されており、図19においては、データストローブ信号のタイミングが最も遅い状態でもラッチマージンが確保されることが示されてい

33

【0099】このように、この例の半導体記憶装置の構成によれば、データストローブ信号DSの制御によって取り込まれた入力データを、クロック信号CLKの制御に変換する際のラッチマージンを確保することができる。この例では、ラッチマージン確保のための遅延回路の数が増加するが、クロック信号CLKとデータストローブ信号DSによるワンショットパルス信号周波数を同一にできるので、前述の各実施例の場合よりも、さらに高周波の場合にも対応することができる。

#### 【0100】◇第6実施例

る。

図20及び図21は、この発明の第6実施例である半導体記憶装置の電気的構成を示すブロック図である。この第6実施例の半導体記憶装置は、同図に示すように、データストローブ信号回路61と、クロック信号回路62と、データイン回路63とから概略構成されている。

【0101】データストローブ信号回路61は、図20 (a)に示すように、入力バッファ611と、ライズ遷移パルス発生回路612と、フォール遷移パルス発生回路613とを有している。入力バッファ611、ライズ遷移パルス発生回路612、フォール遷移パルス発生回路613は、それぞれ、図15(a)に示された入力バッファ511、ライズ遷移パルス発生回路512、フォール遷移パルス発生回路513と同じ構成、機能を有している。したがって、データストローブ信号回路61は、第5実施例のデータストローブ信号回路51と同じ機能を有している。

【0102】クロック信号回路62は、図20(b)に示すように、入力バッファ621と、分周回路622と、スイッチ回路623と、ライズ遷移パルス発生回路624と、スイッチ回路625と、遅延回路626と、1周期遅延回路627と、分周回路628と、スイッチ回路629と、ライズ遷移パルス発生回路6210とを有している。入力バッファ621、遅延回路626、ライズ遷移パルス発生回路624は、それぞれ、図15(b)に示された入力バッファ521、遅延回路522、ライズ遷移パルス発生回路523と略同じ構成、機能を有し、入力バッファ621、分周回路626、1周期

遅延回路627,分周回路628,ライズ遷移パルス発生回路6210は、それぞれ、図79に示された入力バッファ2111,分周回路2112,ライズ遷移パルス発生回路2113,遅延回路2114,1周期遅延回路2115,分周回路2116,ライズ遷移パルス発生回路2117と略同じ構成、機能を有している。したがって、クロック信号回路62は、スイッチ回路623,625,,629が図示の接続状態では、第5実施例の場合のクロック信号回路52と同じ機能を有し、スイッチ10回路623,625,629が図示と反対の接続状態では、第2の従来例の場合のクロック信号回路211と同じ機能を有している。

【0103】データイン回路63は、図21に示すよう に、入力バッファ631と、レジスタ回路632,63 3,635,636,637,638と、遅延回路63 4と、データバスドライブ回路639と、スイッチ回路 6310,6311,6312,6313とを有してい る。入力バッファ631, レジスタ回路632, 63 3, 635, 636, 637, 638, 遅延回路63 4, データバスドライブ回路639は、それぞれ、図1 6 (a) に示された入力バッファ531, レジスタ回路 532, 533, 535, 536, 537, 538, 遅 延回路534、データバスドライブ回路539と同じ構 成、機能を有し、入力バッファ631、レジスタ回路6 32,633,637,638,データバスドライブ回 路639は、それぞれ、図81(a)に示された入力バ ッファ2121, レジスタ回路2122, 2123, 2 124, 2125, データバスドライブ回路2126と 同じ構成、機能を有している。したがって、データイン 回路63は、スイッチ回路6310,6311,631 2,6313が図示の接続状態のとき、第5実施例の場 合のデータイン回路53と同じ機能を有し、スイッチ回 路6310,6311,6312,6313が図示と反 対の接続状態のとき、第2の従来例の場合のデータイン 回路212と同じ機能を有している。

【0104】このように、この例の半導体記憶装置の構成によれば、スイッチ回路623,625,626,629,6310,6311,6312,6313の切り換え状態に応じて、第5実施例の場合の動作と、第2の40 従来例の場合の動作とを切り換えて行うことができる。スイッチ回路623,625,626,629,6310,6311,6312,6313は、ボンディングオプションで設定することによって、上記のいずれかの状態に固定的に切り換えることができることは、第2実施例の場合と同じである。

#### 【0105】◇第7実施例

図22及び図23は、この発明の第7実施例である半導体記憶装置の電気的構成を示すブロック図、図24は、第7実施例の動作を説明するタイミングチャート、図2 50 5は、データストローブ信号のタイミングが最も早い場

き込まれる。

36 これによって、入力データが図示されない記憶セルに書

合のラッチマージンの説明図、図26は、データストローブ信号のタイミングが最も遅い場合のラッチマージンの説明図である。この第7実施例の半導体記憶装置は、図22及び図23に示すように、データストローブ信号回路71と、クロック信号回路72と、データイン回路73とから概略構成されている。

【0106】データストローブ信号回路71は、図22 (a)に示すように、入力バッファ711と、ライズ/フォール遷移パルス発生回路712と、インバータ713と、遅延回路714とを有している。入力バッファ711は、データストローブ信号DSを、ライズ/フォール遷移パルス発生回路712とインバータ713に供給する。ライズ/フォール遷移パルス発生回路712は、入力バッファ511の出力信号の立ち上がり(ライズ)エッジと立ち下がり(フォール)エッジとを検出して、ワンショットパルス信号Φdseoを発生する。インバータ713は、入力バッファ711の出力信号を反転して出力する。遅延回路714は、インバータ713の出力信号を所定時間遅延して、遅延データストローブ信号DSDを出力する。

【0107】クロック信号回路72は、図22(b)に示すように、入力バッファ721と、フォール遷移パルス発生回路722とを有している。入力バッファ721は、クロック信号CLKをフォール遷移パルス発生回路722は、入力バッファ721の出力信号の立ち下がり(フォール)エッジを検出して、ワンショットパルス信号Φclkdin'を出力する。

【0108】データイン回路73は、図23(a)に示 すように、入力バッファ731と、レジスタ回路73 2, 733, 736, 737と、データラッチ回路73 4, 735と、データバスドライブ回路738とを有し ている。入力バッファ731は、データ入力信号DIN i (i=1~8) をレジスタ回路732に供給する。レ ジスタ回路732は、入力バッファ731の出力信号 を、ワンショットパルス信号Φ d s e o に応じて取り込 む。レジスタ回路733は、レジスタ回路732の出力 信号を、次のワンショットパルス信号Φdseoに応じ て取り込む。データラッチ回路734、735は、それ ぞれレジスタ回路732、733の出力信号を、遅延デ ータストローブ信号DSDに応じてラッチして、それぞ れ出力信号 e d 1, o d 1 を発生する。レジスタ回路 7 36,737は、それぞれデータラッチ回路734,7 35の出力信号を、ワンショットパルス信号Φclkd in'に応じて取り込んで、それぞれ出力信号ed2, od2を発生する。データバスドライブ回路738は、 レジスタ回路736の出力データed2と、レジスタ回 路737の出力データod2とを並列に、それぞれ偶数 番目のデータバスDBEi(i=1~8)と、奇数番目 のデータバスアスDBOi ( $i=1\sim8$ ) とに供給し、

【0109】ここで、レジスタ回路732,733,736,737は、すべて図23(b)のレジスタ回路74によって示される同じ回路構成を有している。レジス

夕回路74は、図23(b)に示すように、図78

(b)に示されたレジスタ回路203と同じ構成、機能を有している。また、データラッチ回路734,735は、図23(c)のデータラッチ回路75によって示される構成を有している。データラッチ回路75は、インバータI2と、ゲートG3と、ラッチL3と、インバータI3とを有し、入力データINを、遅延データストローブ信号DSDの立ち下がりに応じてゲートG3を開いてラッチ回路L3にラッチし、インバータI3を経て反転して出力することによって、入力データINを所定時間遅延して出力する。

【0110】次に、図22乃至図26を参照して、この例の半導体記憶装置の動作を説明する。図22(a)に示すデータストローブ信号回路71では、データストローグ信号DSの立ち上がり(ライズ)エッジと立ち下がり(フォール)エッジとを検出して、ワンショットパルス信号Φdseoを発生し、データストローブ信号DSを反転し遅延して、遅延データストローブ信号DSDを発生する。一方、図22(b)に示すクロック信号回路72では、クロック信号CLKの立ち下がり(フォール)エッジを検出して、ワンショットパルス信号Φclkdin'を発生する。

【0111】図23 (a) に示すデータイン回路73に おいて、データストローブ信号DSのライズ遷移とフォ 30 ール遷移の検出によって発生したワンショットパルス信 号Φdseoに応じて、データ入力DINiをレジスタ 回路732に取り込み、レジスタ回路732の出力信号 を、次のワンショットパルス信号Φdseoに応じてレ ジスタ回路733に取り込む。次にレジスタ回路73 2, 733に取り込まれた2個分のデータを、遅延デー タストローブ信号DSDに応じて、データラッチ回路7 34,735に同時に取り込む。その後、データラッチ 回路734、735に取り込まれたデータを、クロック 信号CLKのフォール遷移検出によって発生したワンシ ョットパルス信号Φclkdin'によって、次のレジ スタ回路736,737へ転送する。クロック信号CL Kとデータストローブ信号DSとのタイミング差を示す 規格tDQSSは、クロック周期をtCKとしたとき、 例えば、0.4tCK(tDQSS最小)~0.9tC K(tDQSS最大)の範囲である。したがって、図2 5, 図26に示すように、0.4 t C K と 0.9 t C K の2つの場合において、ミスラッチに対するマージンの 確保が必要であり、このため遅延データストローブ信号 DSD発生部での遅延回路714の遅延量を最適値に調 50 整する。これによって、図25においては、データスト

ローブ信号のタイミングが最も早い状態でもラッチマー ジンが確保されており、図26においては、データスト ローブ信号のタイミングが最も遅い状態でもラッチマー ジンが確保されることが示されている。

37

【0112】このように、この例の半導体記憶装置の構 成によれば、データストローブ信号DSの制御によって 取り込まれた入力データを、クロック信号CLKの制御 に変換する際のラッチマージンを確保することができ る。この例は、クロック信号CLKとデータストローブ 場合に有効であるとともに、ラッチマージン確保のため の遅延回路の数が少ないので、回路構成が簡単になる。 さらにこの例では、クロック信号CLKによる制御も、 ワンショットパルス信号Φclkdin'によって行う ことで、クロック信号CLKのデューティに対する依存 性を解消することができる。

### 【0113】◇第8実施例

図27及び図28は、この発明の第8実施例である半導 体記憶装置の電気的構成を示すブロック図である。この 第8実施例の半導体記憶装置は、同図に示すように、デ ータストローブ信号回路81と、クロック信号回路82 と、データイン回路83とから概略構成されている。

【0114】データストローブ信号回路81は、図27 (a) に示すように、入力バッファ811と、ライズ/

フォール遷移パルス発生回路812と、インバータ81 3と、遅延回路814とを有している。入力バッファ8 11, ライズ/フォール遷移パルス発生回路812, イ ンバータ813,遅延回路814は、それぞれ、図22 (a) に示された入力バッファ711, ライズ/フォー ル遷移パルス発生回路712,インバータ713,遅延 回路714と同じ構成、機能を有している。したがっ て、データストローブ信号回路81は、第7実施例のデ ータストローブ信号回路71と同じ機能を有している。 【0115】クロック信号回路82は、図27 (b) に 示すように、入力バッファ821と、フォール遷移パル ス発生回路822と、ライズ遷移パルス発生回路823 と、遅延回路824と、分周回路825と、ライズ遷移 パルス発生回路826と、スイッチ回路827とを有し ている。入力バッファ821,フォール遷移パルス発生 回路822は、図22(b)に示された入力バッファ7 21、フォール遷移パルス発生回路722と同じ構成, 機能を有している。入力バッファ821,ライズ遷移パ ルス発生回路823,遅延回路824,分周回路82 5, ライズ遷移パルス発生回路826は、図77に示さ れた入力バッファ2011, ライズ遷移パルス発生回路 2012, 遅延回路2013, 分周回路2014, ライ ズ遷移パルス発生回路2015と同じ構成,機能を有し ている。したがって、クロック信号回路82は、スイッ チ回路827が図示の接続状態では、第7実施例の場合

路827が図示と反対の接続状態では、第1の従来例の 場合のクロック信号回路201と同じ機能を有してい る。

【0116】データイン回路83は、図28に示すよう

に、入力バッファ831と、レジスタ回路832,83 3,836,837と、データラッチ回路834,83 5と、データバスドライブ回路838と、スイッチ回路 839, 8310, 8311, 8312とを有してい る。入力バッファ831と、レジスタ回路832,83 信号DSとのタイミング差を示す t DQSの値が小さい 10 3,836,837と、データラッチ回路834,83 5と、データバスドライブ回路838とは、図23 (a) に示された入力バッファ731と、レジスタ回路 732, 733, 736, 737と、データラッチ回路 734、735と、データバスドライブ回路738と同 じ構成、機能を有している。入力バッファ831と、レ ジスタ回路832,833,836,837と、データ バスドライブ回路838とは、図78 (a) に示された 入力バッファ2021と、レジスタ回路2022, 20 23, 2024, 2025と、データバスドライブ回路 20 2026と同じ構成、機能を有している。したがって、 データイン回路83は、スイッチ回路839,831 0,8311,8312が図示の接続状態のときは、第 7 実施例の場合のデータイン回路 7 3 と同じ機能を有 し、スイッチ回路839,8310,8311,831 2が図示と反対の接続状態のときは、第1の従来例の場 合のデータイン回路202と同じ機能を有している。

【0117】このように、この例の半導体記憶装置の構 成によれば、スイッチ回路827,839,8310, 8311,8312の切り換え状態に応じて、第7実施 30 例の場合の動作と、第1の従来例の場合の動作とを切り 換えて行うことができる。スイッチ回路827,83 9,8310,8311,8312は、ボンディングオ プションで設定することによって、上記のいずれかの状 態に固定的に切り換えることができることは、第2実施 例の場合と同じである。

# 【0118】◇第9実施例

図29及び図30は、この発明の第9実施例である半導 体記憶装置の電気的構成を示すブロック図、図31は、 第9実施例の動作を説明するタイミングチャート、図3 40 2は、データストローブ信号のタイミングが最も早い場 合のラッチマージンの説明図、また、図33は、データ ストローブ信号のタイミングが最も遅い場合のラッチマ ージンの説明図である。この第9実施例の半導体記憶装 置は、図29及び図30に示すように、データストロー ブ信号回路91と、クロック信号回路92と、データイ ン回路93とから概略構成されている。

【0119】データストローブ信号回路91は、図29 (a) に示すように、入力バッファ911と、ライズ遷 移パルス発生回路912と、フォール遷移パルス発生回 のクロック信号回路 7 2 と同じ機能を有し、スイッチ回 50 路 9 1 3 と、インバータ 9 1 4 と、遅延回路 9 1 5 とを 有している。入力バッファ911は、データストローブ信号DSを、ライズ遷移パルス発生回路912と、フォール遷移パルス発生回路913と、インバータ914とに供給する。ライズ遷移パルス発生回路912は、入力バッファ911の出力信号の立ち上がり(ライズ)エッジを検出して、ワンショットパルス信号Φdseを発生する。フォール遷移パルス発生回路913は、入力バッファ911の出力信号の立ち下がり(フォール)エッジを検出して、ワンショットパルス信号Φdsoを発生する。インバータ914は、入力バッファ911の出力信号を反転する。遅延回路915は、インバータ914の出力信号を所定時間遅延して、遅延データストローブ信号DSDを発生する。

【0120】クロック信号回路92は、図29(b)に示すように、入力バッファ921と、フォール遷移パルス発生回路922とを有している。入力バッファ921は、クロック信号CLKをフォール遷移パルス発生回路922は、入力バッファ921の出力信号の立ち下がり(フォール)エッジを検出して、ワンショットパルス信号Φclkdin'を出力する。

【0121】データイン回路93は、図30(a)に示 すように、入力バッファ931と、レジスタ回路93 2,933,936,937と、データラッチ回路93 4,935と、データバスドライブ回路938とを有し ている。入力バッファ931は、データ入力信号DIN i (i=1~8) をレジスタ回路932、933に供給 する。レジスタ回路932は、入力バッファ931の出 力信号を、ワンショットパルス信号Φdseに応じて取 り込む。レジスタ回路933は、入力バッファ931の 出力信号を、ワンショットパルス信号 Φ d s o に応じて 取り込む。データラッチ回路934,935は、それぞ れレジスタ回路932,933の出力信号を、遅延デー タストローブ信号DSDに応じてラッチして、それぞれ 出力信号 e d 1, o d 1 を発生する。レジスタ回路 9 3 6,937は、それぞれデータラッチ回路934,93 5の出力信号を、ワンショットパルス信号Φ c 1 k d i n'に応じて取り込んで、それぞれ出力信号 e d 2, o d 2を発生する。データバスドライブ回路938は、レ ジスタ回路936の出力データod2と、レジスタ回路 937の出力データod2とを並列に、それぞれ偶数番 目のデータバスDBEi(i=1~8)と、奇数番目の データバスアスDBOi(i=1~8)とに供給し、こ れによって、入力データが図示されない記憶セルに書き 込まれる。ここで、レジスタ回路932、933、93 6, 937は、すべて、図30 (b) のレジスタ回路9 4によって示される同じ回路構成を有している。 レジス 夕回路94は、図78(b)に示されたレジスタ回路2 03と略同じ構成、機能を有している。また、データラ ッチ回路934、935は、図30(c)のデータラッ チ回路95によって示される同じ回路構成を有している。データラッチ回路95は、図23 (c)に示されたデータラッチ回路75と略同じ構成、機能を有している。

40

【0122】次に、図29乃至図33を参照して、この例の半導体記憶装置の動作について説明する。図29 (a)に示すデータストローブ信号回路91では、データストローブ信号DSの立ち上がり(ライズ)エッジを検出して、ワンショットパルス信号Φdseを発生し、10 また、データストローブ信号DSの立ち下がり(フォール)エッジを検出して、ワンショットパルス信号Φdsoを発生する。さらに、データストローブ信号DSを反転し遅延して、遅延データストローブ信号DSを発生する。一方、図29(b)に示すクロック信号回路92では、クロック信号CLKの立ち下がり(フォール)エッジを検出して、ワンショットパルス信号Φclkdin、を発生する。

【0123】図30(a)に示すデータイン回路93に おいて、データストローブ信号DSのライズ遷移検出に よって発生したワンショットパルス信号Φdseによっ 20 て、データ入力DINiをレジスタ回路932に取り込 み、データストローブ信号DSのフォール遷移検出によ って発生したワンショットパルス信号Φdsoによっ て、データ入力DINiをレジスタ回路933に取り込 む。次にレジスタ回路932、933に取り込まれた2 個分のデータを、遅延データストローブ信号DSDに応 じて、データラッチ回路934、935に同時に取り込 む。その後、データラッチ回路934、935に取り込 まれたデータed1,od1を、クロック信号CLKの 30 フォール遷移検出によって発生したワンショットパルス 信号Φclkdin'によって、次のレジスタ回路93 6,937へ転送する。クロック信号CLKとデータス トローブ信号DSとのタイミング差を示す規格tDQS Sは、クロック周期を t C K としたとき、例えば、O. 4 t C K (t D Q S S 最小) ~ 0. 9 t C K (t D Q S S最大)の範囲である。したがって、図32,図33に 示すように、0.4 t C K と 0.9 t C K の 2 つの場合 において、ミスラッチに対するマージンの確保が必要で あり、このため遅延データストローブ信号DSD発生部 での遅延回路915の遅延量を最適値に調整する。これ によって、図32においては、データストローブ信号の タイミングが最も早い状態でもラッチマージンが確保さ れており、図33においては、データストローブ信号の タイミングが最も遅い状態でもラッチマージンが確保さ れることが示されている。

【0124】このように、この例の半導体記憶装置の構成によれば、データストローブ信号DSの制御によって取り込まれた入力データを、クロック信号CLKの制御に変換する際のラッチマージンを確保することができる。この例は、クロック信号CLKとデータストローブ

#### 【0125】◇第10実施例

図34及び図35は、この発明の第10実施例である半導体記憶装置の電気的構成を示すブロック図である。この第10実施例の半導体記憶装置は、同図に示すように、データストローブ信号回路101と、クロック信号回路102と、データイン回路103とから概略構成されている。

【0126】データストローブ信号回路101は、図34(a)に示すように、入力バッファ1011と、ライズ遷移パルス発生回路1012と、フォール遷移パルス発生回路1013と、インバータ1014と、遅延回路1015とを有している。入力バッファ1011、ライズ遷移パルス発生回路1012、フォール遷移パルス発生回路1013、インバータ1014、遅延回路1015は、図29(a)に示された入力バッファ911、ライズ遷移パルス発生回路912、フォール遷移パルス発生回路913、インバータ914、遅延回路915と同じ構成、機能を有している。したがって、データストローブ信号回路101は、第9実施例のデータストローブ信号回路91と略同じ機能を有している。

【0127】クロック信号回路102は、図34(b) に示すように、入力バッファ1021と、フォール遷移 パルス発生回路1022と、分周回路1023と、ライ ズ遷移パルス発生回路1024と、遅延回路1025 と、1周期遅延回路1026と、分周回路1027と、 ライズ遷移パルス発生回路1028と、スイッチ回路1 029とを有している。入力バッファ1021, フォー ル遷移パルス発生回路1022は、図29(b)に示さ れた入力バッファ921,フォール遷移パルス発生回路 922と同じ構成、機能を有している。入力バッファ1 021、分周回路1023、ライズ遷移パルス発生回路 1024, 遅延回路1025, 1周期遅延回路102 6、分周回路1027、ライズ遷移パルス発生回路10 28は、図80に示された入力バッファ2111,分周 回路2112, ライズ遷移パルス発生回路2113, 遅 延回路2114,1周期遅延回路2115,分周回路2 116, ライズ遷移パルス発生回路2117と同じ構 成、機能を有している。したがって、クロック信号回路 102は、スイッチ回路1029が図示の接続状態で は、第9実施例の場合のクロック信号回路92と同じ機 能を有し、スイッチ回路1029が図示と反対の接続状 態では、第2の従来例の場合のクロック信号回路211

と同じ機能を有している。

【0128】また、上記データイン回路103は、図3 5に示すように、入力バッファ1031と、レジスタ回 路1032, 1033, 1036, 1037と、データ ラッチ回路1034、1035と、データバスドライブ 回路1038と、スイッチ回路1039, 10310, 10311, 10312, 10313とを有してなって いる。入力バッファ1031と、レジスタ回路103 2,1033,1036,1037と、データラッチ回 路1034、1035と、データバスドライブ回路10 10 38とは、図30 (a) に示された入力バッファ931 と、レジスタ回路932, 933, 936, 937と、 データラッチ回路934,935と、データバスドライ ブ回路938と同じ構成、機能を有している。入力バッ ファ1031と、レジスタ回路1032, 1033, 1 036,1037と、データバスドライブ回路1038 とは、図81 (a) に示された入力バッファ2121 と、レジスタ回路2122, 2123, 2124, 21 25と、データバスドライブ回路2126と同じ構成, 機能を有している。したがって、データイン回路103 20 は、スイッチ回路1039, 10310, 10311, 10312, 10313が図示の接続状態のときは、第 9 実施例の場合のデータイン回路 9 3 と同じ機能を有 し、スイッチ回路1039, 10310, 10311, 10312, 10313が図示と反対の接続状態のとき は、第2の従来例の場合のデータイン回路212と同じ 機能を有している。

42

【0129】このように、この例の半導体記憶装置の構成によれば、スイッチ回路1029,1039,10310,10,10311,10312,10313の切り換え30に応じて、第9実施例の場合の動作と、第2の従来例の場合の動作とを切り換えて行うことができる。スイッチ回路1029,1039,10310,10311,10312,10313は、ボンディングオプションによって設定することによって、上記のいずれかの状態に固定的に切り換えることができることは、図6及び図7に示された第2実施例の場合と同じである。

### 【0130】◇第11実施例

図36及び図37は、この発明の第11実施例である半導体記憶装置の電気的構成を示すブロック図、図38 40 は、第11実施例の動作を説明するタイミングチャート、図39は、データストローブ信号のタイミングが最も早い場合のラッチマージンの説明図、図40は、データストローブ信号のタイミングが最も遅い場合のラッチマージンの説明図である。この第11実施例の半導体記憶装置は、図36及び図37に示すように、データストローブ信号回路11Aと、クロック信号回路12Aと、ライトデータマスク回路13Aとから概略構成されている

【0131】データストローブ信号回路11Aは、図3 50 6 (a) に示すように、入力バッファ111と、ライズ /フォール遷移パルス発生回路112と、フォール遷移パルス発生回路113とを有してとり、その構成、機能は、図1(a)に示された第1実施例のデータストローブ回路11と同様なので、詳細な説明を省略する。クロック信号回路12Aは、図36(b)に示すように、入力バッファ121と、ライズ遷移パルス発生回路122とを有しており、その構成、機能は、図1(b)に示された第1実施例のクロック信号回路12と同様なので、詳細な説明を省略する。

【0132】ライトデータマスク回路13Aは、図37 (a) に示すように、入力バッファ131と、レジスタ 回路132, 133, 134, 135, 136, 137 と、ライトデータマスク信号ドライブ回路138Aとを 有している。入力バッファ131は、入力データ制御信 号DMi (i=U, L) をレジスタ回路132に供給す る。レジスタ回路132は、入力バッファ131の出力 信号を、ワンショットパルス信号Φdseoに応じて取 り込む。レジスタ回路133は、レジスタ回路132の 出力信号を、次のワンショットパルス信号Φdseoに 応じて取り込む。レジスタ回路134,135は、それ ぞれレジスタ回路132、133の出力信号を、ワンシ ョットパルス信号Φdsodに応じて取り込んで、それ ぞれ出力信号 e d 1, o d 1 を発生する。また、レジス タ回路136、137は、それぞれレジスタ回路13 4, 135の出力信号を、ワンショットパルス信号Φ c lkdinに応じて取り込んで、それぞれ出力信号ed 2, od 2 を発生する。 ライトデータマスク信号ドライ ブ回路138Aは、レジスタ回路136の出力信号ed 2と、レジスタ回路137の出力信号 od 2とを並列 に、それぞれ偶数番目のデータバスDME i (i=U, L) と、奇数番目のデータバスDMOi (i=U, L) とに供給し、これによって、入力データ制御信号が図示 されないライトデータ制御回路に供給される。

【0133】ここで、レジスタ回路132,133,134,135,136,137は、すべて、図37(b)のレジスタ回路14Aによって示される同じ回路構成を有している。レジスタ回路14Aは、図2(b)に示されたレジスタ回路14と同じ構成、機能を有している。

【0134】次に、図36乃至図40を参照して、この例の半導体記憶装置の動作について説明する。図36 (a)に示すデータストローブ信号回路11Aでは、データストローブ信号DSの立ち上がり(ライズ)エッジと立ち下がり(フォール)エッジとを検出して、ワンショットパルス信号Φdseを発生し、また、データストローブ信号DSの立ち下がり(フォール)エッジを検出して、ワンショットパルス信号Φdsodを発生する。一方、図36(b)に示すクロック信号回路12Aでは、クロック信号CLKの立ち上がり(ライズ)エッジを検出して、ワンショットパルス信号Φclkdin

を発生する。

【0135】図37 (a) に示すライトデータマスク回 路13Aにおいて、データストローブ信号DSのライズ /フォール遷移検出によって発生したワンショットパル ス信号 Φ d s e o によって、入力データ制御信号 DM i をレジスタ回路132,133に順次1個ずつ取り込 む。次にレジスタ回路132,133に取り込まれた2 個分のデータ制御信号を、データストローブ信号DSの 立ち下がり (フォール) 遷移検出によって発生したワン 10 ショットパルス信号 $\Phi$ dsodによって、レジスタ回路 134, 135に同時に取り込む。この際、ミスラッチ を避けるため、ワンショットパルス信号Φdsodは、 ワンショットパルス信号Φdseoより後に発生するよ ・うに遅延されている。その後、レジスタ回路134,1 35に取り込まれたデータ制御信号 e d 1, o d 1 を、 クロック信号CLKのライズ遷移検出によって発生した ワンショットパルス信号Φ c l k d i nによって、次の レジスタ回路136、137へ転送する。クロック信号 CLKとデータストローブ信号DSとのタイミング差を 20 示す規格 t DQSSは、クロック周期を t CKとしたと き、例えば、0.75 t C K (t D Q S S 最小)~1. 25 t CK (t DQSS最大) の範囲である。したがっ て、図39、図40に示すように、0.75tCKと 1. 25 t C K の 2 つの場合において、ミスラッチに対 するマージンの確保が必要であるが、この例では、ワン ショットパルス信号Φ d s o d 発生部と、ワンショット パルス信号Φclkdin 発生部との信号発生タイミン グの選択によって、図39においては、データストロー ブ信号のタイミングが最も早い状態でもラッチマージン 30 が確保されており、図40においては、データストロー ブ信号のタイミングが最も遅い状態でもラッチマージン が確保されることが示されている。

44

【0136】このように、この例の半導体記憶装置の構成によれば、データストローブ信号DSの制御によって取り込まれた入力データ制御信号を、クロック信号CLKの制御に変換する際のラッチマージンを確保することができる。この例では、クロック信号CLKとデータストローブ信号DSとのタイミング差を示す規格 tDQSSが基準値(1tCK)に比較的近い場合に対応可能である。さらにこの例では、クロック信号CLKによる制御も、ワンショットパルス信号 $\Phi$  c l k d i n i n i n i i n

【0137】◇第12実施例

図41及び図42は、この発明の第12実施例である半 導体記憶装置の電気的構成を示すブロック図である。こ の第12実施例の半導体記憶装置は、同図に示すよう に、データストローブ信号回路21Aと、クロック信号 回路22Aと、ライトデータマスク回路23Aとから概 50 略構成されている。

【0138】データストローブ信号回路21Aは、図4 1 (a) に示すように、入力バッファ211と、ライズ /フォール遷移パルス発生回路212と、フォール遷移 パルス発生回路213とを有している。入力バッファ2 11, ライズ/フォール遷移パルス発生回路212, フ オール遷移パルス発生回路213は、それぞれ図36 (a) に示された入力バッファ1111, ライズ/フォー ル遷移パルス発生回路112、フォール遷移パルス発生 回路113と同じ構成、機能を有している。したがっ て、データストローブ信号回路21Aは、第11実施例 の場合のデータストローブ信号回路11Aと同じ機能を 有している。

【0139】クロック信号回路22Aは、図41(b) に示すように、入力バッファ221と、ライズ遷移パル ス発生回路222と、遅延回路223と、分周回路22 4と、ライズ遷移パルス発生回路225と、スイッチ回 路226とを有している。入力バッファ221,ライズ 遷移パルス発生回路222は、それぞれ図36(a)に 示された入力バッファ121, ライズ遷移パルス発生回 路122と同じ構成、機能を有し、入力バッファ22 1, ライズ遷移パルス発生回路222, 遅延回路22 3, 分周回路224, ライズ遷移パルス発生回路225 は、それぞれ図83に示された入力バッファ2211, ライズ遷移パルス発生回路2212、遅延回路221 3, 分周回路2214, ライズ遷移パルス発生回路22 15と同じ構成、機能を有している。したがって、クロ ック信号回路22Aは、スイッチ回路226が図示の接 続状態では、第11実施例の場合のクロック信号回路1 2Aと同じ機能を有し、スイッチ回路226が図示と反 対の接続状態では、第3の従来例と同じ機能を有してい る。

【0140】また、ライトデータマスク回路23Aは、 図42に示すように、入力バッファ231と、レジスタ 回路232, 233, 234, 235, 236, 237 と、ライトデータマスク信号ドライブ回路238Aと、 スイッチ回路239,2310,2311とを有してい る。入力バッファ231, レジスタ回路232, 23 3, 234, 235, 236, 237, ライトデータマ スク信号ドライブ回路238Aは、それぞれ、図37 (a) に示された入力バッファ131, レジスタ回路1 32, 133, 134, 135, 136, 137, 57 トデータマスク信号ドライブ回路138Aと同じ構成, 機能を有し、入力バッファ231,レジスタ回路23 2, 233, 236, 237, ライトデータマスク信号 ドライブ回路238Aは、それぞれ、図84(a)に示 された入力バッファ2221、レジスタ回路2222、 2223, 2224, 2225, ライトデータマスク信 号ドライブ回路2226と同じ構成、機能を有してい る。したがって、ライトデータマスク回路23Aは、ス イッチ回路239, 2310, 2311が図示の接続状 50 じて取り込む。レジスタ回路333は、レジスタ回路3

態では、第11実施例の場合のライトデータマスク回路 13Aと同じ機能を有し、スイッチ回路239,231 0,2311が図示と反対の接続状態では、第3の従来 例の場合のライトデータマスク回路222と同じ機能を 有している。

46

【0141】このように、この例の半導体記憶装置の構 成によれば、スイッチ回路229, 2310, 2311 の切り換え状態に応じて、第11実施例の場合の動作 と、第3の従来例の場合の動作とを切り換えて行なうこ 10 とができる。 3スイッチ回路239, 231 0, 2311は、ボンディングオプションで設定するこ とによって、上記のいずれかの状態に固定的に切り換え ることができる。したがって、この例によれば、第11 実施例の場合と第3の従来例の場合との2つの品種の半 導体記憶装置のいずれかを任意に選択して容易に実現で きるので、半導体記憶装置を組み込むべき装置品種切り 換えの過渡期における、半導体記憶装置の生産計画上有 利である。

#### 【0142】◇第13実施例

20 図43及び図44は、この発明の第13実施例である半 導体記憶装置の電気的構成を示すブロック図、図45 は、第13実施例の動作を説明するタイミングチャー ト、図46は、データストローブ信号のタイミングが最 も早い場合のラッチマージンの説明図、図47は、デー タストローブ信号のタイミングが最も遅い場合のラッチ マージンの説明図である。この第13実施例の半導体記 憶装置は、図43及び図44に示すように、データスト ローブ信号回路31Aと、クロック信号回路32Aと、 ライトデータマスク回路33Aとから概略構成されてい 30 る。

【0143】データストローブ信号回路31Aは、図4 3 (a) に示すように、入力バッファ311と、ライズ /フォール遷移パルス発生回路312と、遅延回路31 3と、フォール遷移パルス発生回路314とを有してお り、その構成、機能は、図8(a)に示された第3実施 例のデータストローブ信号回路31と同様である。

【0144】クロック信号回路32Aは、図43(b) に示すように、入力バッファ321と、遅延回路322 と、ライズ遷移パルス発生回路323とを有しており、 40 その構成,機能は、図8(b)に示された第3実施例の クロック信号回路32と同様である。

【0145】また、ライトデータマスク回路33Aは、 図44(a)に示すように、入力バッファ331と、レ ジスタ回路332, 333, 334, 335, 336, 337と、ライトデータマスク信号ドライブ回路338 Aとを有している。入力バッファ331は、入力データ 制御信号DMi (i=U, L) をレジスタ回路332に 供給する。レジスタ回路332は、入力バッファ331 の出力信号を、ワンショットパルス信号 Φdseoに応

32の出力信号を、次のワンショットパルス信号 Φds e oに応じて取り込む。レジスタ回路334, 335 は、それぞれレジスタ回路332,333の出力信号 を、ワンショットパルス信号Φdsodに応じて取り込 んで、それぞれ出力信号 e d 1, o d 1を発生する。ま た、レジスタ回路336、337は、それぞれレジスタ 回路334,335の出力信号を、ワンショットパルス 信号Φclkdinに応じて取り込んで、それぞれ出力 信号ed2,od2を発生する。ライトデータマスク信 号ドライブ回路338Aは、レジスタ回路336の出力 信号ed2と、レジスタ回路337の出力信号od2と を並列に、それぞれ偶数番目のデータバスDME i (i =U,L)と、奇数番目のデータバスDMOi(i= U, L) とに供給し、これによって、入力データ制御信 号が図示されないライトデータ制御回路に供給される。 【0146】ここで、レジスタ回路332,333,3 34, 335, 336, 337は、すべて、図44 (b) のレジスタ回路34Aによって示される同じ回路 構成を有している。レジスタ回路34Aは、図9(b) に示されたレジスタ回路34と同じ構成、機能を有して

【0147】次に、図43乃至図47を参照して、この例の半導体記憶装置の動作について説明する。図43 (a)に示すデータストローブ信号回路31Aでは、データストローブ信号DSの立ち上がり(ライズ)エッジと立ち下がり(フォール)エッジとを検出して、ワンショットパルス信号 $\Phi$ dseoを発生し、また、データストローブ信号DSの立ち下がり(フォール)エッジを検出して、ワンショットパルス信号 $\Phi$ dsodを発生する。一方、図43(b)に示すクロック信号回路32Aでは、クロック信号CLKの立ち上がり(ライズ)エッジを検出して、ワンショットパルス信号 $\Phi$ clkdinを発生する。

【0148】図44(a)に示すライトデータマスク回 路33Aにおいて、データストローブ信号DSのライズ /フォール遷移検出によって発生したワンショットパル ス信号Φdseoによって、入力データ制御信号DMi をレジスタ回路332,333に順次1個ずつ取り込 む。次にレジスタ回路332,333に取り込まれた2 個分のデータ制御信号を、データストローブ信号DSの 立ち下がり(フォール)遷移検出によって発生したワン ショットパルス信号Φdsodによって、レジスタ回路 334,335に同時に取り込む。この際、ミスラッチ を避けるため、ワンショットパルス信号Φ d s o d は、 ワンショットパルス信号Φdseoより後に発生するよ うに遅延されている。その後、レジスタ回路334,3 35に取り込まれたデータ制御信号 e d 1, o d 1 を、 クロック信号CLKのライズ遷移検出によって発生した ワンショットパルス信号Φclkdinによって、次の レジスタ回路336、337へ転送する。クロック信号

CLKとデータストローブ信号DSとのタイミング差を示す規格 t DQSSは、クロック周期を t CKとしたとき、例えば、0.75 t CK (t DQSS最小)~1.25 t CK (t DQSS最大)の範囲である。したがって、図46,図47に示すように、0.75 t CKと1.25 t CKの2つの場合において、ミスラッチに対するマージンの確保が必要であるが、この例では、ワンショットパルス信号Φdsod発生部と、ワンショットパルス信号Φdsod発生部との信号発生タイミングの選択によって、図46においては、データストローブ信号のタイミングが最も早い状態でもラッチマージンが確保されており、図47においては、データストローブ信号のタイミングが最も遅い状態でもラッチマージンが確保されることが示されている。

【0149】このように、この例の半導体記憶装置の構成によれば、データストローブ信号DSの制御によって取り込まれた入力データ制御信号を、クロック信号CLKの制御に変換する際のラッチマージンを確保することができる。この例では、クロック信号CLKとデータス20トローブ信号DSとのタイミング差を示す規格 t DQSSが基準値(1 t CK)に比較的近い場合に対応可能である。さらにこの例では、クロック信号CLKによる制御も、ワンショットパルス信号Φclkdinによって行うことで、クロック信号CLKのデューティに対する依存性を解消することができる。

# 【0150】◇第14実施例。

図48及び図49は、この発明の第14実施例である半導体記憶装置の電気的構成を示すプロック図である。この第14実施例の半導体記憶装置は、同図に示すよう 30 に、データストローブ信号回路41Aと、クロック信号回路42Aと、ライトデータマスク回路43Aとから概略構成されている。

【0151】データストローブ信号回路41Aは、図48(a)に示すように、入力バッファ411と、ライズ/フォール遷移パルス発生回路412と、遅延回路413と、フォール遷移パルス発生回路414とを有している。入力バッファ411、ライズ/フォール遷移パルス発生回路412、遅延回路413、フォール遷移パルス発生回路414は、それぞれ、図43(a)に示された40入力バッファ311、ライズ/フォール遷移パルス発生回路312、遅延回路313、フォール遷移パルス発生回路314と同じ構成、機能を有している。したがって、データストローブ信号回路41Aは、図43(a)に示された第13実施例のデータストローブ信号回路41と同じ機能を有している。

【0152】クロック信号回路42Aは、図48(b)に示すように、入力バッファ421と、ライズ遷移パルス発生回路422と、遅延回路423と、分周回路424と、ライズ遷移パルス発生回路425と、スイッチ回50 路426とを有している。入力バッファ421、遅延回

路423、ライズ遷移パルス発生回路425は、それぞれ図43(b)に示された入力バッファ321、遅延回路323と同じ構成、機能を有し、入力バッファ421、ライズ遷移パルス発生回路423、分周回路424、ライズ遷移パルス発生回路425は、それぞれ図83に示された入力バッファ2211、ライズ遷移パルス発生回路2212、遅延回路2213、分周回路2214、ライズ遷移パルス発生回路2213、分周回路2214、ライズ遷移パルス発生回路2215と同じ構成、機能を有している。したがつて、クロック信号回路42Aは、スイッチ回路426が図示の接続状態では、第13実施例の場合のクロック信号回路32Aと同じ機能を有し、スイッチ回路426が図示と反対の接続状態では、第3の従来例の場合のクロック信号回路221と同じ機能を有している。

49

【0153】ライトデータマスク回路43Aは、図49 に示すように、入力バッファ431と、レジスタ回路4 32, 433, 434, 435, 436, 437と、ラ イトデータマスク信号ドライブ回路438Aと、スイッ チ回路439,4310,4311とを有している。入 カバッファ431, レジスタ回路432, 433, 43 4, 435, 436, 437, ライトデータマスク信号 ドライブ回路438Aは、それぞれ、図44(a)に示 された入力バッファ331、レジスタ回路332、33 3, 334, 335, 336, 337, ライトデータマ スク信号ドライブ回路338Aと同じ構成、機能を有 し、入力バッファ431, レジスタ回路432, 43 3,436,437,ライトデータマスク信号ドライブ 回路438Aは、それぞれ、図84(a)に示された入 カバッファ2221, レジスタ回路2222, 222 3, 2224, 2225, ライトデータマスク信号ドラ イブ回路2226と同じ構成、機能を有している。した がって、ライトデータマスク回路43Aは、スイッチ回 路439,4310,4311が図示の接続状態のと き、上述した第13実施例の場合のライトデータマスク 回路33Aと同じ機能を有し、スイッチ回路439,4 310,4311が図示と反対の接続状態のとき、第3 の従来例の場合のデータイン回路222と同じ機能を有 している。

【0154】このように、この例の半導体記憶装置の構成によれば、スイッチ回路439,4310,4311の切り換え状態に応じて、第13実施例の場合の動作と、第3の従来例の場合の動作とを切り換えて行うことができる。スイッチ回路439,4310,4311は、ボンディングオプションで設定することによって、上記のいずれかの状態に固定的に切り換えることができることは、第12実施例の場合と同じである。

# 【0155】◇第15実施例

図50及び図51は、この発明の第15実施例である半 導体記憶装置の電気的構成を示すブロック図、図52 は、第15実施例の動作を説明するタイミングチャート、図53は、データストローブ信号のタイミングが最も早い場合のラッチマージンの説明図、また、図54は、データストローブ信号のタイミングが最も遅い場合のラッチマージンの説明図である。この第15実施例の半導体記憶装置は、図50及び図51に示すように、データストローブ信号回路51Aと、クロック信号回路52Aと、ライトデータマスク回路53Aとから概略構成されている。

10 【0156】データストローブ信号回路51Aは、図50(a)に示すように、入力バッファ511と、ライズ 遷移パルス発生回路512と、フォール遷移パルス発生 回路513とを有しており、その構成、機能は、図15(a)に示された第5実施例のデータストローブ信号回路51と同様である。

【0157】クロック信号回路52Aは、図50(b)に示すように、入力バッファ521と、遅延回路522と、ライズ遷移パルス発生回路523とを有しており、その構成、機能は、図15(b)に示された第5実施例のクロック信号回路52と同様である。

【0158】ライトデータマスク回路53Aは、図51 (a) に示すように、入力バッファ531と、レジスタ 回路532, 533, 535, 536, 537, 538 と、遅延回路534と、ライトデータマスク信号ドライ ブ回路539Aとを有している。入力バッファ531 は、入力データ制御信号DMi(i=U,L)をレジス 夕回路532、533に供給する。レジスタ回路532 は、入力バッファ531の出力信号を、ワンショットパ ルス信号Φ d s e に応じて取り込む。レジスタ回路 5 3 30 3は、入力バッファ531の出力信号を、ワンショット パルス信号Φdsoに応じて取り込む。遅延回路534 は、ワンショットパルス信号Φdsoを所定時間遅延し て、ワンショットパルス信号Φ d s o d'を発生する。 レジスタ回路535,536は、それぞれレジスタ回路 532,533の出力信号を、ワンショットパルス信号 号 $\Phi$ dsod'に応じて取り込んで、それぞれ出力信号 e d 1, o d 1 を発生する。レジスタ回路 5 3 7, 5 3 8は、それぞれレジスタ回路535,536の出力信号 を、ワンショットパルス信号Φ c l k d i n に応じて取 40 り込んで、それぞれ出力信号 e d 2, o d 2 を発生す る。ライトデータマスク信号ドライブ回路539Aは、 レジスタ回路537の出力信号ed2と、レジスタ回路 538の出力信号 od 2とを並列に、それぞれ偶数番目 のデータバスDME i (i=U, L) と、奇数番目のデ ータバスDMO i (i = U, L) とに供給し、これによ って、入力データ制御信号が図示されないライトデータ 制御回路に供給される。ここで、レジスタ回路532, 533, 535, 536, 537, 538は、すべて、 図51(b)のレジスタ回路54Aによって示される同 50 じ回路構成を有している。レジスタ回路54Aは、図1

6 (b) に示されたレジスタ回路 5 4 と同じ構成, 機能を有している。

【0159】次に、図50乃至図54を参照して、この例の半導体記憶装置の動作について説明する。図50 (a)に示すデータストローブ信号回路51Aでは、データストローブ信号DSの立ち上がり(ライズ)エッジを検出して、ワンショットパルス信号Φdseを発生し、また、データストローブ信号DSの立ち下がり(フォール)エッジを検出して、ワンショットパルス信号Φdsoを発生する。一方、図50(b)に示すクロック信号回路52Aでは、クロック信号CLKを遅延した信号の立ち上がり(ライズ)エッジを検出して、ワンショットパルス信号Φclkdinを発生する。

【0160】図51(a)に示すライトデータマスク回 路53Aにおいて、データストローブ信号DSのライズ 遷移検出によって発生したワンショットパルス信号Φd s e によって、入力データ制御信号DM i をレジスタ回 路532に取り込み、データストローブ信号DSのフォ ール遷移検出によって発生したワンショットパルス信号 Φ d s o によって、入力データ制御信号DM i をレジス 夕回路533に取り込む。次にレジスタ回路532,5 33に取り込まれた2個分のデータ制御信号を、データ ストローブ信号DSの立ち下がり (フォール) 遷移によ って発生したワンショットパルス信号Φdsoを遅延し たワンショットパルス信号Φdsod'によって、レジ スタ回路535、536に同時に取り込む。この際、ミ スラッチを避けるため、ワンショットパルス信号 Φ d s od'は、ワンショットパルス信号Φdsoより後に発 生するように遅延されている。その後、レジスタ回路5 35,536に取り込まれたデータ制御信号 e d 1, o d1を、クロック信号CLKのライズ遷移検出によって 発生したワンショットパルス信号Φ c l k d i nによっ て、次のレジスタ回路537,538へ転送する。クロ ック信号CLKとデータストローブ信号DSとのタイミ ング差を示す規格 t D Q S S は、クロック周期を t C K としたとき、例えば、0.75tCK(tDQSS最 小)~1.25tCK(tDQSS最大)の範囲であ る。したがって、図53,図54に示すように、0.7 5 t C K と 1. 2 5 t C K の 2 つの場合において、ミス ラッチに対するマージンの確保が必要であり、このため ワンショットパルス信号号Φdsod' 発生部での遅延 回路534の遅延量と、ワンショットパルス信号Φc1 kdin発生部での遅延回路522の遅延量とを最適値 に調整する。これによって、図53においては、データ ストローブ信号のタイミングが最も早い状態でもラッチ マージンが確保されており、図54においては、データ ストローブ信号のタイミングが最も遅い状態でもラッチ マージンが確保されることが示されている。

【0161】このように、この例の半導体記憶装置の構成によれば、データストローブ信号DSの制御によって

取り込まれた入力データ制御信号を、クロック信号CLKの制御に変換する際のラッチマージンを確保することができる。この例では、ラッチマージン確保のための遅延回路の数が増加するが、クロック信号CLKとデータストローブ信号DSによるワンショットパルス信号周波数を同一にできるので、前述の各実施例の場合よりも、さらに高周波の場合にも対応することができる。

52

#### 【0162】◇第16実施例

図55及び図56は、この発明の第16実施例である半 10 導体記憶装置の電気的構成を示すブロック図である。この第16実施例の半導体記憶装置は、同図に示すように、データストローブ信号回路61Aと、クロック信号回路62Aと、ライトデータマスク回路63Aとから概略構成されている。

【0163】データストローブ信号回路61Aは、図55(a)に示すように、入力バッファ611と、ライズ遷移パルス発生回路612と、フォール遷移パルス発生回路613とを有している。入力バッファ611、ライズ遷移パルス発生回路612、フォール遷移パルス発生回路613は、それぞれ、図50(a)に示された入力バッファ511、ライズ遷移パルス発生回路512、フォール遷移パルス発生回路513と同じ構成、機能を有している。したがって、データストローブ信号回路61Aは、第15実施例のデータストローブ信号回路51Aと同じ機能を有している。

【0164】クロック信号回路62Aは、図55(b) に示すように、入力バッファ621と、分周回路622 と、スイッチ回路623と、ライズ遷移パルス発生回路 624と、スイッチ回路625と、遅延回路626と、 1周期遅延回路627と、分周回路628と、スイッチ 回路629と、ライズ遷移パルス発生回路6210とを 有している。入力バッファ621,遅延回路626,ラ イズ遷移パルス発生回路624は、それぞれ、図50図 (b) に示された入力バッファ521, 遅延回路52 2, ライズ遷移パルス発生回路523と略同じ構成,機 能を有し、入力バッファ621,分周回路622,ライ ズ遷移パルス発生回路624,遅延回路626,1周期 遅延回路627, 分周回路628, ライズ遷移パルス発 生回路6210は、それぞれ図86に示された入力バッ 40 ファ2311, 分周回路2312, ライズ遷移パルス発 生回路2313,遅延回路2314,1周期遅延回路2 315, 分周回路2316, ライズ遷移パルス発生回路 2317と略同じ構成、機能を有している。したがっ て、クロック信号回路62Aは、スイッチ回路623, 625,629が図示の接続状態では、第15実施例の 場合のクロック信号回路52Aと同じ機能を有し、スイ ッチ回路623,625,629が図示と反対の接続状 態では、第4の従来例と同じ機能を有している。

【0165】ライトデータマスク回路63Aは、図56 50 に示すように、入力バッファ631と、レジスタ回路6

32,633,635,636,637,638と、遅 延回路634と、ライトデータマスク信号ドライブ回路 639Aと、スイッチ回路6310,6311,631 2, 6313とを有している。入力バッファ631, レ ジスタ回路632, 633, 635, 636, 637, 638、遅延回路634、ライトデータマスク信号ドラ イブ回路639Aは、それぞれ、図51(a)に示され た入力バッファ531, レジスタ回路532, 533, 535, 536, 537, 538, 遅延回路534, ラ イトデータマスク信号ドライブ回路539Aと同じ構 成、機能を有し、入力バッファ631、レジスタ回路6 32,633,637,638,データバスドライブ回 路639は、それぞれ、図87(a)に示された入力バ ッファ2321, レジスタ回路2322, 2323, 2 324、2325、ライトデータマスク信号ドライブ回 路2326と同じ構成、機能を有している。したがっ て、ライトデータマスク回路63Aは、スイッチ回路6 310,6311,6312,6313が図示の接続状 態のとき、第15実施例の場合のライトデータマスク回 路53Aと同じ機能を有し、スイッチ回路6310,6 311,6312,6313が図示と反対の接続状態の とき、第4の従来例の場合のライトデータマスク回路2 32と同じ機能を有している。

【0166】このように、この例の半導体記憶装置の構成によれば、スイッチ回路623,625,626,629,6310,6311,6312,6313の切り換え状態に応じて、第15実施例の場合の動作と、第4の従来例の場合の動作とを切り換えて行うことができる。スイッチ回路623,625,626,629,6310,6311,6312,6313は、ボンディングオプションで設定することによって、上記のいずれかの状態に固定的に切り換えることができることは、第12実施例の場合と同じである。

#### 【0167】◇第17実施例

図57及び図58は、この発明の第17実施例である半導体記憶装置の電気的構成を示すブロック図、図59は、第17実施例の動作を説明するタイミングチャート、図60は、データストローブ信号のタイミングが最も早い場合のラッチマージンの説明図、図61は、データストローブ信号のタイミングが最も遅い場合のラッチマージンの説明図である。この第17実施例の半導体記憶装置は、図57及び図58に示すように、データストローブ信号回路71Aと、クロック信号回路72Aと、ライトデータマスク回路73Aとから概略構成されている。

【0168】データストローブ信号回路71Aは、図57(a)に示すように、入力バッファ711と、ライズ/フォール遷移パルス発生回路712と、インバータ713と、遅延回路714とを有しており、その構成、機能は、図22(a)に示された第7実施例のデータスト

ローブ信号回路71と同様である。

【0169】クロック信号回路72Aは、図57(b)に示すように、入力バッファ721と、フォール遷移パルス発生回路722とを有しており、その構成、機能は、図22(b)に示された第7実施例のクロック信号回路72と同様である。

【0170】ライトデータマスク回路73Aは、図58 (a) に示すように、入力バッファ731と、レジスタ 回路732,733,736,737と、データラッチ 10 回路 7 3 4 , 7 3 5 と 、 ライトデータマスク信号ドライ ブ回路738Aとを有している。入力バッファ731 は、入力データ制御信号DMi(i=U,L)をレジス タ回路 7 3 2 に供給する。レジスタ回路 7 3 2 は、入力 バッファ731の出力信号を、ワンショットパルス信号 Φ d s e o に応じて取り込む。レジスタ回路 7 3 3 は、 レジスタ回路732の出力信号を、次のワンショットパ ルス信号Φdseoに応じて取り込む。データラッチ回 路734、735は、それぞれレジスタ回路732、7 33の出力信号を、遅延データストローブ信号DSDに 20 応じてラッチして、それぞれ出力信号 e d 1, o d 1 を 発生する。レジスタ回路736,737は、それぞれデ ータラッチ回路 7 3 4 , 7 3 5 の出力信号を、ワンショ ットパルス信号Φclkdin'に応じて取り込んで、 それぞれ出力信号 e d 2, o d 2 を発生する。データバ スドライブ回路738は、レジスタ回路736の出力信 号 e d 2 と、レジスタ回路 7 3 7 の出力信号 o d 2 とを 並列に、それぞれ偶数番目のデータバスDMi(i= U, L) と、奇数番目のデータバスDMO i (i=U, L) とに供給し、これによって、入力データ制御信号が 30 図示されないライトデータ制御回路に供給される。

【0171】ここで、レジスタ回路732,733,736,737は、すべて図58(b)のレジスタ回路74Aによって示される同じ回路構成を有している。レジスタ回路74Aは、図58(b)に示すように、図23(b)に示されたレジスタ回路74と同じ構成,機能を有している。また、データラッチ回路734,735は、図58(c)のデータラッチ回路75Aによって示される構成を有している。データラッチ回路75Aは、図58(c)に示すように、図23(c)に示されたデ

【0172】次に、図57乃至図61を参照して、この例の半導体記憶装置の動作を説明する。図57(a)に示すデータストローブ信号回路71Aでは、データストローブ信号DSの立ち上がり(ライズ)エッジと立ち下がり(フォール)エッジとを検出して、ワンショットパルス信号Φdseoを発生し、データストローブ信号DSDを発生する。一方、図57(b)に示すクロック信号回路72Aでは、クロック信号CLKの立ち下がり(フォール)エッジを検出して、ワンショットパルス信号Φc

(29)

lkdin'を発生する。

【0173】図58 (a) に示すライトデータマスク回 路73Aにおいて、データストローブ信号DSのライズ 遷移とフォール遷移の検出によって発生したワンショッ トパルス信号Φdseoに応じて、入力データ制御信号 DMiをレジスタ回路732に取り込み、レジスタ回路 732の出力信号を、次のワンショットパルス信号Φd seoに応じてレジスタ回路733に取り込む。次にレ ジスタ回路 732, 733に取り込まれた2個分のデー タ制御信号を、遅延データストローブ信号DSDに応じ て、データラッチ回路734、735に同時に取り込 む。その後、データラッチ回路734、735に取り込 まれたデータ制御信号を、クロック信号CLKのフォー ル遷移検出によって発生したワンショットパルス信号Φ clkdin'によって、次のレジスタ回路736,7 37へ転送する。クロック信号CLKとデータストロー ブ信号DSとのタイミング差を示す規格 t DQSSは、 クロック周期を t C K としたとき、例えば、O. 4 t C K(tDQS最小)~0.9tCK(tDQSS最大) の範囲である。したがって、図60、図61に示すよう に、0.4 t C K と 0.9 t C K の 2 つの場合におい て、ミスラッチに対するマージンの確保が必要であり、 このため遅延データストローブ信号DSD発生部での遅 延回路714の遅延量を最適値に調整する。これによっ て、図60においては、データストローブ信号のタイミ ングが最も早い状態でもラッチマージンが確保されてお り、図61においては、データストローブ信号のタイミ ングが最も遅い状態でもラッチマージンが確保されるこ とが示されている。

55

【0174】このように、この例の半導体記憶装置の構成によれば、データストローブ信号DSの制御によって取り込まれた入力データ制御信号を、クロック信号CLKの制御に変換する際のラッチマージンを確保することができる。この例は、クロック信号CLKとデータストローブ信号DSとのタイミング差を示す tDQSの値が小さい場合に有効であるとともに、ラッチマージン確保のための遅延回路の数が少ないので、回路構成が簡単になる。さらにこの例では、クロック信号CLKによる制御も、ワンショットパルス信号 $\Phi$ clkdin'によって行うことで、クロック信号CLKのデューティに対する依存性を解消することができる。

【0175】◇第18実施例

図62及び図63は、この発明の第18実施例である半導体記憶装置の電気的構成を示すブロック図である。この第18実施例の半導体記憶装置は、同図に示すように、データストローブ信号回路81Aと、クロック信号回路82Aと、データイン回路83Aとから概略構成されている。

【0176】データストローブ信号回路81Aは、図6 したがって、ライトデータマスク回路83Aは、スイッ2(a)に示すように、入力バッファ811と、ライズ 50 チ回路839,8310,8311,8312が図示の

/フォール遷移パルス発生回路812と、インバータ813と、遅延回路814とを有している。入力バッファ811、ライズ/フォール遷移パルス発生回路812、インバータ813、遅延回路814は、それぞれ、図57(a)に示された入力バッファ711、ライズ/フォール遷移パルス発生回路712、インバータ713、遅延回路714と同じ構成、機能を有している。したがって、データストローブ信号回路81Aは、第17実施例のデータストローブ信号回路71Aと同じ機能を有して10いる。

【0177】クロック信号回路82Aは、図62(b) に示すように、入力バッファ821と、フォール遷移パ ルス発生回路822と、ライズ遷移パルス発生回路82 3と、遅延回路824と、分周回路825と、ライズ遷 移パルス発生回路826と、スイッチ回路827とを有 している。入力バッファ821,フォール遷移パルス発 生回路822は、図57(b)に示された入力バッファ 721,フォール遷移パルス発生回路722と同じ構 成、機能を有している。入力バッファ821、ライズ遷 20 移パルス発生回路823,遅延回路824,分周回路8 25, ライズ遷移パルス発生回路826は、図83に示 された入力バッファ2211,ライズ遷移パルス発生回 路2212,遅延回路2213,分周回路2214,ラ イズ遷移パルス発生回路2215と同じ構成,機能を有 している。したがって、クロック信号回路82Aは、ス イッチ回路827が図示の接続状態では、第17実施例 の場合のクロック信号回路72Aと同じ機能を有し、ス イッチ回路827が図示と反対の接続状態では、第3の 従来例の場合のクロック信号回路221と同じ機能を有 30 している。

【0178】ライトデータマスク回路83Aは、図63 に示すように、入力バッファ831と、レジスタ回路8 32,833,836,837と、データラッチ回路8 34,835と、ライトデータマスク信号ドライブ回路 838Aと、スイッチ回路839,8310,831 1,8312とを有している。入力バッファ831と、 レジスタ回路832,833,836,837と、デー タラッチ回路834、835と、データバスドライブ回 路838とは、図58(a)に示された入力バップファ7 40 31と、レジスタ回路732, 733, 736, 737 と、データラッチ回路734、735と、ライトデータ マスク信号ドライブ回路738Aと同じ構成、機能を有 している。入力バッファ831と、レジスタ回路83 2,833,836,837と、ライトデータマスク信 号ドライブ回路838Aとは、図84(a)に示された 入力バッファ2221と、レジスタ回路2222、22 23,2224,2225と、ライトデータマスク信号 ドライブ回路2226と同じ構成、機能を有している。 したがって、ライトデータマスク回路83Aは、スイッ

接続状態のときは、第17実施例の場合のライトデータマスク回路73Aと同じ機能を有し、スイッチ回路839,8310,8311,8312が図示と反対の接続状態のときは、第3の従来例の場合のライトデータマスク222と同じ機能を有している。

【0179】このように、この例の半導体記憶装置の構成によれば、スイッチ回路827,839,8310,8311,8312の切り換え状態に応じて、第17実施例の場合の動作と、第3の従来例の場合の動作とを切り換えて行うことができる。スイッチ回路827,839,8310,8311,8312は、ボンディングオプションで設定することによって、上記のいずれかの状態に固定的に切り換えることができることは、第12実施例の場合と同じである。

#### 【0180】◇第19実施例

図64及び図65は、この発明の第19実施例である半導体記憶装置の電気的構成を示すプロック図、図66は、第19実施例の動作を説明するタイミングチャート、図67は、データストローブ信号のタイミングが最も早い場合のラッチマージンの説明図、また、図68は、データストローブ信号のタイミングが最も遅い場合のラッチマージンの説明図である。この第19実施例の半導体記憶装置は、図64及び図65に示すように、データストローブ信号回路91Aと、クロック信号回路92Aと、ライトデータマスク回路93Aとから概略構成されている。

【0181】データストローブ信号回路91Aは、図64(a)に示すように、入力バッファ911と、ライズ遷移パルス発生回路912と、フォール遷移パルス発生回路913と、インバータ914と、遅延回路915とを有しており、その構成、機能は、図29(a)に示された第9実施例のデータストローブ信号回路91と同様である。

【0182】クロック信号回路92Aは、図64(b)に示すように、入力バッファ921と、フォール遷移パルス発生回路922とを有しており、その構成、機能は、図29(b)に示された第9実施例のクロック信号回路92と同様である。

【0183】データイン回路93Aは、図65(a)に示すように、入力バッファ931と、レジスタ回路932,933,936,937と、データラッチ回路934,935と、データバスドライブ回路938とを有している。入力バッファ931は、入力データ制御信号DMi(i=U,L)をレジスタ回路932、933に供給する。レジスタ回路932は、入力バッファ931の出力信号を、ワンショットパルス信号Φdseに応じて取り込む。レジスタ回路933は、入力バッファ931の出力信号を、ワンショットパルス信号Φdsoに応じて取り込む。データラッチ回路934,935は、それぞれレジスタ回路932,933の出力信号を、遅延デ

ータストローブ信号DSDに応じてラッチして、それぞ れ出力信号 e d 1, o d 1を発生する。レジスタ回路 9 36,937は、それぞれデータラッチ回路934,9 35の出力信号を、ワンショットパルス信号Φclkd in'に応じて取り込んで、それぞれ出力信号ed2, od2を発生する。ライトデータマスク信号ドライブ回 路938Aは、レジスタ回路936の出力信号ed2 と、レジスタ回路937の出力信号od2とを並列に、 それぞれ偶数番目のデータバスDMEi(i=U,L) と、奇数番目のデータバスアスDMOi(i=U,L) とに供給し、これによって、入力データ制御信号が図示 されないライトデータ制御回路に供給される。ここで、 レジスタ回路932, 933, 936, 937は、すべ て、図65(b)のレジスタ回路94Aによって示され る同じ回路構成を有している。レジスタ回路94Aは、 図30(b)に示されたレジスタ回路94と略同じ構 成、機能を有している。また、データラッチ回路93 4,935は、図65(c)のデータラッチ回路95A によって示される同じ回路構成を有している。データラ 20 ッチ回路95Aは、図30(c)に示されたデータラッ チ回路95と略同じ構成、機能を有している。

58

【0184】次に、図64乃至図68を参照して、この例の半導体記憶装置の動作について説明する。図64
(a)に示すデータストローブ信号回路91Aでは、データストローブ信号DSの立ち上がり(ライズ)エッジを検出して、ワンショットパルス信号Φdseを発生し、また、データストローブ信号DSの立ち下がり(フォール)エッジを検出して、ワンショットパルス信号Φdsoを発生する。さらに、データストローブ信号DSを反転し遅延して、遅延データストローブ信号DSDを発生する。一方、図64(b)に示すクロック信号回路92Aでは、クロック信号CLKの立ち下がり(フォール)エッジを検出して、ワンショットパルス信号Φclkdin'を発生する。

【0185】図65 (a) に示すライトデータマスク回 路93Aにおいて、データストローブ信号DSのライズ 遷移検出によって発生したワンショットパルス信号Φd seによって、入力データ制御信号DMiをレジスタ回 路932に取り込み、データストローブ信号DSのフォ 40 一ル遷移検出によって発生したワンショットパルス信号 Φ d s o によって、データ入力DM i をレジスタ回路 9 33に取り込む。次にレジスタ回路932, 933に取 り込まれた2個分のデータ制御信号を、遅延データスト ローブ信号DSDに応じて、データラッチ回路934, 935に同時に取り込む。その後、データラッチ回路9 34, 935に取り込まれたデータ制御信号 e d 1, o d 1を、クロック信号CLKのフォール遷移検出によっ て発生したワンショットパルス信号Φclkdin'に よって、次のレジスタ回路936,937へ転送する。 50 クロック信号CLKとデータストローブ信号DSとのタ

59

イミング差を示す規格 t DQSSは、クロック周期を t CKとしたとき、例えば、0.4tCK(tDQSS最 小)~0.9tCK(tDQSS最大)の範囲である。 したがって、図67、図68に示すように、0.4tC KとO.9tCKの2つの場合において、ミスラッチに 対するマージンの確保が必要であり、このため遅延デー タストローブ信号DSD発生部での遅延回路915の遅 延量を最適値に調整する。これによって、図67におい ては、データストローブ信号のタイミングが最も早い状 態でもラッチマージンが確保されており、図68におい ては、データストローブ信号のタイミングが最も遅い状 態でもラッチマージンが確保されることが示されてい

【0186】このように、この例の半導体記憶装置の構 成によれば、データストローブ信号DSの制御によって 取り込まれた入力データ制御信号を、クロック信号CL Kの制御に変換する際のラッチマージンを確保すること ができる。この例は、クロック信号CLKとデータスト ローブ信号DSとのタイミング差を示す t DQSの値が 小さい場合に有効であるとともに、ラッチマージン確保 のための遅延回路の数が少ないので、回路構成が簡単に なる。さらにこの例では、クロック信号CLKによる制 御も、ワンショットパルス信号Φclkdin'によっ て行うことで、クロック信号CLKのデューティに対す る依存性を解消することができる。

# 【0187】◇第20実施例

図69及び図70は、この発明の第20実施例である半 導体記憶装置の電気的構成を示すブロック図である。こ の第20実施例の半導体記憶装置は、同図に示すよう に、データストローブ信号回路101Aと、クロック信 号回路102Aと、ライトデータマスク回路103Aと から概略構成されている。

【0188】データストローブ信号回路101Aは、図 69(a)に示すように、入力バッファ1011と、ラ イズ遷移パルス発生回路1012と、フォール遷移パル ス発生回路1013と、インバータ1014と、遅延回 路1015とを有している。入力バッファ1011, ラ イズ遷移パルス発生回路1012, フォール遷移パルス 発生回路1013, インバータ1014, 遅延回路10 15は、図64(a)に示された入力バッファ911, ライズ遷移パルス発生回路912, フォール遷移パルス 発生回路913, インバータ914, 遅延回路915と 同じ構成、機能を有している。したがって、データスト ローブ信号回路101Aは、第19実施例のデータスト ローブ信号回路91Aと略同じ機能を有している。

【0189】クロック信号回路102Aは、図69 (b) に示すように、入力バッファ1021と、フォー ル遷移パルス発生回路1022と、分周回路1023 と、ライズ遷移パルス発生回路1024と、遅延回路1 025と、1周期遅延回路1026と、分周回路102 50 に応じて、第19実施例の場合の動作と、第4の従来例

7と、ライズ遷移パルス発生回路1028と、スイッチ 回路1029とを有している。入力バッファ1021、 フォール遷移パルス発生回路1022は、図64 (b) に示された入力バッファ921, フォール遷移パルス発 生回路922と同じ構成、機能を有している。入力バッ ファ1021,分周回路1023,ライズ遷移パルス発 生回路1024, 遅延回路1025, 1周期遅延回路1 026、分周回路1027、ライズ遷移パルス発生回路 1028は、図85に示された入力バッファ2311, 分周回路2312、ライズ遷移パルス発生回路231 3, 遅延回路2314, 1周期遅延回路2315, 分周 回路2316、ライズ遷移パルス発生回路2317と同 じ構成、機能を有している。したがって、クロック信号 回路102は、スイッチ回路1029が図示の接続状態 では、第19実施例の場合のクロック信号回路92Aと 同じ機能を有し、スイッチ回路1029が図示と反対の 接続状態では、第4の従来例の場合のクロック信号回路 231と同じ機能を有している。

【0190】また、ライトデータマスク回路103A 20 は、図70に示すように、入力バッファ1031と、レ ジスタ回路1032, 1033, 1036, 1037 と、データラッチ回路1034、1035と、ライトデ ータマスク信号ドライブ回路1038Aと、スイッチ回 路1039, 10310, 10311, 10312, 1 0313とを有してなっている。入力バッファ1031 と、レジスタ回路1032、1033、1036、10 37と、データラッチ回路1034,1035と、ライ トデータマスク信号ドライブ回路1038Aとは、図6 5 (a) に示された入力バッファ 9 3 1 と、レジスタ回 30 路932, 933, 936, 937と、データラッチ回 路934、935と、ライトデータマスク信号ドライブ 回路938Aと同じ構成、機能を有している。入力バッ ファ1031と、レジスタ回路1032, 1033, 1 036,1037と、データバスドライブ回路1038 Aとは、図87(a)に示された入力バッファ2321 と、レジスタ回路2322, 2323, 2324, 23 25と、ライトデータマスク信号ドライブ回路2326 と同じ構成、機能を有している。したがって、ライトデ ータマスク回路103Aは、スイッチ回路1029,1 40 039, 10310, 10311, 10312, 103 13が図示の接続状態のときは、第19実施例の場合の データイン回路93Aと同じ機能を有し、スイッチ回路 1029, 1039, 10310, 10311, 103 12,10313が図示と反対の接続状態のときは、第 4の従来例の場合のデータイン回路232と同じ機能を 有している。

【0191】このように、この例の半導体記憶装置の構 成によれば、スイッチ回路1029, 1039, 103 10, 10311, 10312, 10313の切り換え

の場合の動作とを切り換えて行うことができる。スイッ チ回路1029, 1039, 10310, 10311, 10312, 10313は、ボンディングオプションに よって設定することによって、上記のいずれかの状態に 固定的に切り換えることができることは、第12実施例 の場合と同じである。

### 【0192】◇第21実施例

図71は、この発明の第21実施例である半導体記憶装 置の電気的構成を示すブロック図、図72は、第21実 施例におけるタイミング信号作成回路の構成を示す図で ある。この例の半導体記憶装置は、図71に示すよう に、クロック信号回路361と、データストローブ信号 回路362と、中間バッファ回路363と、データイン (DIN) 回路364と、ライトデータマスク (CD M)回路365とから概略構成されている。

【0193】クロック信号回路361は、上記各実施例 に示された構成、機能を有し、クロック信号CLKか ら、その立ち上がり(ライズ)エッジを検出したワンシ ョットパルス信号Φ c 1 k を出力する。データストロー ブ信号回路362は、上記各実施例に示された構成,機 能を有し、データストローブ信号DSから、その立ち上 がり (ライズ) エッジと立ち下がり (フォール) エッジ とを検出したワンショットパルス信号Φdseoと、デ ータストローブ信号DSの立ち下がり(フォール)エッ ジのみを検出して遅延したタイミング信号Φdsodと を出力する。中間バッファ363は、これらの各タイミ ング信号Φclk, Φdseo, Φdsodを増幅する とともに、切り替えを行って、データイン回路364 と、ライトデータマスク回路365にタイミング信号を 供給する。

【0194】データイン回路364は、上記各実施例に 示された構成、機能を有し、中間バッファ363から出 力されるタイミング信号を用いて、上記各実施例に示さ れたような、データストローブ信号DSの制御で取り込 んだ入力データをクロック信号CLKの制御に変換する 動作を行う。ライトデータマスク回路365は、上記各 実施例に示された構成、機能を有し、中間バッファ36 3から出力されるタイミング信号を用いて、上記各実施 例に示されたような、データストローブ信号DSの制御 で取り込んだ入力データ制御信号をクロック信号CLK の制御に変換する動作を行う。

【0195】この例のタイミング信号作成回路370 は、図72に示す構成を有し、中間バッファ363に含 まれている。タイミング信号作成回路370において は、増幅部371を介してタイミング信号 Φ d s o dを 増幅して、タイミング信号ΦdsodD(Dは出力タイ ミング信号であることを示す。以下、同様)として出力 する。また、選択部(MUX)372において、モード 制御信号MDDDRに応じて、ワンショットパルス信号

入力データ制御信号のUビットに対応するタイミング信 号を示す。以下、同様)とを切り替えたのち、増幅部3 73で増幅して、タイミング信号ΦdseoDとして出 力する。さらに、アンド回路374でワンショットパル ス信号Φclkと、SDR型半導体記憶装置としての動 作モード又はDDR型半導体記憶装置としての動作モー ドを定めるためのモード制御信号MDDDRとの論理積 をとり、遅延回路375で遅延し、増幅部376で増幅 して、クロック信号CLK又はその1周期遅れの信号Φ 10 / clkを遅延したワンショットパルス信号 Φ clk d inDとして出力する。

62

【0196】このように、この例の半導体記憶装置の構 成によれば、動作モードを示すモード制御信号MDDD Rに応じて選択されたタイミング信号を、中間バッファ を経て各データイン回路又はライトデータマスク回路に 供給するので、上述の各実施例に示された、SDR型半 導体記憶装置の動作又はDDR型半導体記憶装置の動作 を実現することができる。

#### 【0197】◇第22実施例

20 図73は、この発明の第22実施例である半導体記憶装 置の電気的構成を示すブロック図、図74は、第22実 施例におけるタイミング信号作成回路の構成を示す図で ある。この例の半導体記憶装置は、図73に示すよう に、クロック信号回路381と、データストローブ信号 回路382,383と、中間バッファ回路384と、デ ータイン (DIN) 回路385と、ライトデータマスク (CDM) 回路386, 387とから概略構成されてい る。

【0198】クロック信号回路381は、上記各実施例 30 に示された構成、機能を有し、クロック信号CLKか ら、その立ち上がり(ライズ)エッジを検出したワンシ ョットパルス信号Φ c l k を出力する。データストロー ブ信号回路382は、上記各実施例に示された構成,機 能を有し、Lビットに対応するデータストローブ信号D SLから、その立ち上がり (ライズ) エッジと立ち下が り(フォール)エッジを検出したワンショットパルス信 号ΦdseoLと、データストローブ信号DSLの立ち 下がり(フォール)エッジのみを検出して遅延したタイ ミング信号Φ d s o d L とを出力する。データストロー 40 ブ信号回路383は、上記各実施例に示された構成、機 能を有し、Uビットに対応するデータストローブ信号D SUから、その立ち上がり(ライズ)エッジと立ち下が り(フォール)エッジを検出したワンショットパルス信 号ΦdseoUと、データストローブ信号DSUの立ち 下がり(フォール)エッジのみを検出して遅延したタイ ミング信号ΦdsodUとを出力する。中間バッファ3 84は、これらの各タイミング信号 $\Phi$ clk,  $\Phi$ dse oU, ΦdsodU, ΦdseoL, ΦdsodLを増 幅するとともに、切り替えを行って、データイン回路3 Φ c l kとワンショットパルス信号Φ d s e o U(Uは *50* 85と、ライトデータマスク回路386,387にタイ

CLKの制御に変換する動作を行う。

ミング信号を供給する。

【0199】データイン回路385は、上記各実施例に 示された構成、機能を有し、中間バッファ384から出 力されるタイミング信号を用いて、上記各実施例に示さ れたような、データストローブ信号DSの制御で取り込 んだ入力データをクロック信号CLKの制御に変換する 動作を行う。ライトデータマスク回路386は、上記各 実施例に示された構成、機能を有し、中間バッファ39 4から出力される、Lビットに対応するタイミング信号 を用いて、上記各実施例に示されたような、データスト ローブ信号DSの制御で取り込んだ入力データ制御信号 をクロック信号CLKの制御に変換する動作を行う。ラ イトデータマスク回路387は、上記各実施例に示され た構成、機能を有し、中間バッファ394から出力され る、Uビットに対応するタイミング信号を用いて、上記 各実施例に示されたような、データストローブ信号DS の制御で取り込んだ入力データ制御信号をクロック信号

63

【0200】この例のタイミング信号作成回路390 まれている。タイミング信号作成回路390において は、増幅部391を介してタイミング信号ΦdsodU を増幅して、タイミング信号ΦdsodDUとして出力 する。また、選択部(MUX)392において、Uビッ ト又はLビットの別を示すビット指定信号MDXに応じ て、タイミング信号ΦdsodUとタイミング信号Φd sod L(Lは入力データ制御信号のLビットに対応す るタイミング信号を示す。以下、同様) とを切り替えた のち、増幅部393で増幅して、タイミング信号Φds odDLとして出力する。また、選択部394におい て、モード制御信号MDDDRに応じて、ワンショット パルス信号Φclkとワンショットパルス信号Φdse oUとを切り替えたのち、増幅部395で増幅して、ワ ンショットパルス信号ΦdseoDUとして出力する。 また、選択部396において、モード制御信号MDDD Rに応じて、ワンショットパルス信号Φclkとワンシ ョットパルス信号ΦdseoUとワンショットパルス信 号ΦdseoLとからいずれか一つを選択したのち、増 幅部397で増幅して、ワンショットパルス信号Φds eoDLとして出力する。さらに、アンド回路398で ワンショットパルス信号Φ c l k とモード制御信号MD DDRとの論理積をとり、遅延回路399で遅延し、増 幅部3910で増幅して、クロック信号CLK又はその 1周期遅れの信号Φ/clkを遅延したワンショットパ ルス信号ΦclkdinDとして出力する。

【0201】このように、この例の半導体記憶装置の構 成によれば、複数のデータストローブ信号回路から出力 されたタイミング信号から、ビット構成を示すビット指 定信号MDXと、動作モードを示すモード制御信号MD DDRとに応じて選択されたタイミング信号を、中間バ

ッファを経て、複数に分割された各データイン回路又は ライトデータマスク回路に供給するので、上述の各実施 例に示された、SDR型半導体記憶装置の動作又はDD R型半導体記憶装置の動作を実現することができる。

#### 【0202】◇第23実施例

図75は、この発明の第23実施例であるモード制御信 号作成回路の構成を示す図である。この例のモード制御 信号作成回路400は、図75に示す構成を有し、コマ ンドデコーダ(又はテスト回路)401、402を有し ている。ボンディングオプションによるスイッチ回路の 切り替えを指示する、ボンディングオプション指示信号 BOT0が与えられたときは、ノア回路403におい て、コマンドデコーダ401から信号BOT0を無効に するための禁止(disable)信号KBOが出力さ れていないことを条件として、指示信号BOT0によっ て、モード制御信号MDDDRが出力される。また、外 部コマンドCMD i (i=0, 1, 2, )によって、 動作モードが指示されたときは、コマンドデコーダ40 1がこれをデコードして、モード制御信号MDDDR は、図74に示す構成を有し、中間バッファ384に含 20 を、オア回路404を介して出力するとともに、上述の 禁止信号KBOを出力して、ボンディングオプション指 示信号BOTOによるモード制御信号MDDDRの出力 を無効にする。コマンドデコーダ401は、モード制御 信号MDDDRの切り替えコマンド専用に設けられてい るものであって、このコマンドをデコードするととも に、このコマンドのデコード結果を保持して出力するこ とができるようになっている。一方、コマンドデコーダ 402は、各種外部コマンドを取り込むために設けられ ているものであるが、外部コマンドによって、例えばあ 30 る種のテスト信号TESTi(i=0, 1, 2, )を 出力する状態では、同時にリセット信号RESETを出 力することによって、コマンドデコーダ401を初期状 態にリセットすることができる。

> 【0203】このように、この例のモード制御信号作成 回路によれば、上述の各実施例に示された、ボンディン グオプションによるスイッチ回路の切り替えを、外部信 号または外部コマンドに応じて、複数に分割された各デ ータイン回路又はライトデータマスク回路ごとに実現す ることができる。

#### 【0204】◇第24実施例

図76は、この発明の第24実施例である固定電位付与 回路の構成を示す図である。この例の固定電位付与回路 は、図76に示すように、レベルシフタ411と、トラ ンジスタ412とを有している。モード制御信号MDD DRによって、半導体記憶装置の動作モードの切り替え を行う場合には、インバータを介して供給されたモード 制御信号MDDDRを、レベルシフタ411を介してレ ベルシフトして、トランジスタ412のゲートに与え る。これによって、フローティングノードとなる入力端 50 子INPUTに、固定電位FIXVを付与することによ

って、入力端子INPUTの状態を電気的に固定して、 不安定な動作の発生を防止する。この場合の固定電位と しては、例えば、入力データやコマンドの論理レベルを 決定するための比較電位である参照電位(当該装置の仕 様によって定められている)を使用することができる。

【0205】このように、この例の半導体記憶装置の構成によれば、モード制御信号の切り替えによって、動作モードが変更されたために、フローティングノードとなる入力端子が発生した場合でも、これに固定電位を与えて電気的に固定するので、不安定な動作が発生する恐れがない。

【0206】以上、この発明の実施例を図面により詳述 してきたが、具体的な構成はこの実施例に限られたもの ではなく、この発明の要旨を逸脱しない範囲の設計の変 更等があってもこの発明に含まれる。 例えば、第5実施 例の場合に、遅延回路522,534を省略することに よって、tDQSSが基準値(1tCK)に比較的近い 場合に対応可能にすることができ、また、この場合の構 成と、第2の従来例の構成との切り換え可能な組み合わ せを実現することもできる。さらに、例えば、第5実施 例における遅延回路534に相当する遅延回路を、デー タストローブ信号回路51の内部に設けることによっ て、データイン回路53内の遅延回路534を省いた回 路構成とすることも可能である。図示されないデータ制 御回路における、データ制御信号の制御は、マスクに限 らず、他の制御であってもよい。また、入力端子がフロ ーティングノードとなる場合に、固定電位として付与す る参照電位は、入力端子に与える場合に限らず、入力初 段回路に与える参照電位であってもよい。さらに、外部 の電源電圧が下がった場合、レベルシフタを用いず直接 トランジスタのゲートに制御信号MDDDRを用い制御 することもよい。この発明のタイミング信号作成回路お よび制御回路は、半導体記憶装置に対して、その書きこ み動作時に限らず、読み出し時の動作モードを制御す る。例えば、DDR型半導体記憶装置が外部システムに 対し、データ信号とともにデータストローブ信号を供給 するが、従来、SDR型半導体記憶装置ではデータを出 力するのみである。例えば、この動作モードの切り替え をMDDDR信号で行う事は容易に適用することができ

#### [0207]

【発明の効果】以上説明したように、この発明の半導体記憶装置によれば、データストローブ信号DSを用いたDDR-SDRAMにおいて、データストローブ信号DSから生成したワンショットパルス信号を用いて入力データ又は入力制御信号をラッチした後、ラッチされたデータをクロック信号CLKから生成したワンショットパルス信号を用いてラッチし直すようにしたので、それぞれのワンショットパルス信号の遅延量の制御によって、DS制御で取り込んだ入力データ又は入力データ制御信

号をCLK制御に変換する動作における、入力データ又は入力データ制御信号のラッチマージンを十分確保することができるようになる。また、この際、クロック信号 CLKによる制御を、クロック信号 CLK から生成したワンショットパルス信号によって行なうようにしたので、クロック信号 CLKのデューティ(ハイレベル幅とロウレベル幅の比)に対する依存性を解消することができる。

#### 【図面の簡単な説明】

10 【図1】この発明の第1実施例である半導体記憶装置の 電気的構成を示すブロック図である。

【図2】この発明の第1実施例である半導体記憶装置の 電気的構成を示すブロック図である。

【図3】第1実施例の動作を説明するタイミングチャートである。

【図4】第1実施例におけるデータストローブ信号のタイミングが最も早い場合のラッチマージンの説明図である。

【図5】第1実施例におけるデータストローブ信号のタ 20 イミングが最も遅い場合のラッチマージンの説明図である。

【図6】この発明の第2実施例である半導体記憶装置の電気的構成を示すブロック図である。

【図7】この発明の第2実施例である半導体記憶装置の 電気的構成を示すブロック図である。

【図8】この発明の第3実施例である半導体記憶装置の 電気的構成を示すブロック図である。

【図9】この発明の第3実施例である半導体記憶装置の 電気的構成を示すブロック図である。

30 【図10】第3実施例の動作を説明するタイミングチャートである。

【図11】第3実施例におけるデータストローブ信号のタイミングが最も早い場合のラッチマージンの説明図である。

【図12】第3実施例におけるデータストローブ信号の タイミングが最も遅い場合のラッチマージンの説明図で ある。

【図13】この発明の第4実施例である半導体記憶装置の電気的構成を示すブロック図である。

40 【図14】この発明の第4実施例である半導体記憶装置 の電気的構成を示すブロック図である。

【図15】この発明の第5実施例である半導体記憶装置 の電気的構成を示すブロック図である。

【図16】この発明の第5実施例である半導体記憶装置 の電気的構成を示すブロック図である。

【図17】第5実施例の動作を説明するタイミングチャートである。

【図18】第5実施例におけるデータストローブ信号の タイミングが最も早い場合のラッチマージンの説明図で 50 ある。

【図19】第5実施例におけるデータストローブ信号の タイミングが最も遅い場合のラッチマージンの説明図で ある。

【図20】この発明の第6実施例である半導体記憶装置 の電気的構成を示すブロック図である。

【図21】この発明の第6実施例である半導体記憶装置 の電気的構成を示すブロック図である。

【図22】この発明の第7実施例である半導体記憶装置 の電気的構成を示すブロック図である。

【図23】この発明の第7実施例である半導体記憶装置 10 の電気的構成を示すブロック図である。

【図24】第7実施例の動作を説明するタイミングチャ ートである。

【図25】第7実施例におけるデータストローブ信号の タイミングが最も早い場合のラッチマージンの説明図で

【図26】第7実施例におけるデータストローブ信号の タイミングが最も遅い場合のラッチマージンの説明図で ある。

【図27】この発明の第8実施例である半導体記憶装置 の電気的構成を示すブロック図である。

【図28】この発明の第8実施例である半導体記憶装置 の電気的構成を示すブロック図である。

【図29】この発明の第9実施例である半導体記憶装置 の電気的構成を示すブロック図である。

【図30】この発明の第9実施例である半導体記憶装置 の電気的構成を示すブロック図である。

【図31】第9実施例の動作を説明するタイミングチャ ートである。

【図32】第9実施例におけるデータストローブ信号の タイミングが最も早い場合のラッチマージンの説明図で

【図33】第9実施例におけるデータストローブ信号の タイミングが最も遅い場合のラッチマージンの説明図で

【図34】この発明の第10実施例である半導体記憶装 置の電気的構成を示すブロック図である。

【図35】この発明の第10実施例である半導体記憶装 置の電気的構成を示すブロック図である。

【図36】この発明の第11実施例である半導体記憶装 置の電気的構成を示すブロック図である。

【図37】この発明の第11実施例である半導体記憶装 置の電気的構成を示すブロック図である。

【図38】第11実施例の動作を説明するタイミングチ ャートである。

【図39】第11実施例におけるデータストローブ信号 のタイミングが最も早い場合のラッチマージンの説明図 である。

【図40】第11実施例におけるデータストローブ信号 のタイミングが最も遅い場合のラッチマージンの説明図 である。

(35)

【図41】この発明の第12実施例である半導体記憶装 置の電気的構成を示すブロック図である。

68

【図42】この発明の第12実施例である半導体記憶装 置の電気的構成を示すブロック図である。

【図43】この発明の第13実施例である半導体記憶装 置の電気的構成を示すブロック図である。

【図44】この発明の第13実施例である半導体記憶装 置の電気的構成を示すブロック図である。

【図45】第13実施例の動作を説明するタイミングチ ャートである。

【図46】第13実施例におけるデータストローブ信号 のタイミングが最も早い場合のラッチマージンの説明図 である。

【図47】第13実施例におけるデータストローブ信号 のタイミングが最も遅い場合のラッチマージンの説明図 である。

【図48】この発明の第14実施例である半導体記憶装 置の電気的構成を示すブロック図である。

【図49】この発明の第14実施例である半導体記憶装 20 置の電気的構成を示すブロック図である。

【図50】この発明の第15実施例である半導体記憶装 置の電気的構成を示すブロック図である。

【図51】この発明の第15実施例である半導体記憶装 置の電気的構成を示すブロック図である。

【図52】第15実施例の動作を説明するタイミングチ ャートである。

【図53】第15実施例におけるデータストローブ信号 のタイミングが最も早い場合のラッチマージンの説明図 30 である。

【図54】第15実施例におけるデータストローブ信号 のタイミングが最も遅い場合のラッチマージンの説明図 である。

【図55】この発明の第16実施例である半導体記憶装 置の電気的構成を示すブロック図である。

【図56】この発明の第16実施例である半導体記憶装 置の電気的構成を示すブロック図である。

【図57】この発明の第17実施例である半導体記憶装 置の電気的構成を示すブロック図である。

40 【図58】この発明の第17実施例である半導体記憶装 置の電気的構成を示すブロック図である。

【図59】第17実施例の動作を説明するタイミングチ ャートである。

【図60】第17実施例におけるデータストローブ信号 のタイミングが最も早い場合のラッチマージンの説明図

【図61】第17実施例におけるデータストローブ信号 のタイミングが最も遅い場合のラッチマージンの説明図 である。

【図62】この発明の第18実施例である半導体記憶装

置の電気的構成を示すブロック図である。

【図63】この発明の第18実施例である半導体記憶装 置の電気的構成を示すブロック図である。

【図64】この発明の第19実施例である半導体記憶装 置の電気的構成を示すブロック図である。

【図65】この発明の第19実施例である半導体記憶装 置の電気的構成を示すブロック図である。

【図66】第19実施例の動作を説明するタイミングチ ャートである。

【図67】第19実施例におけるデータストローブ信号 10 ャートである。 のタイミングが最も早い場合のラッチマージンの説明図 である。

【図68】第19実施例におけるデータストローブ信号 のタイミングが最も遅い場合のラッチマージンの説明図 である。

【図69】この発明の第20実施例である半導体記憶装 置の電気的構成を示すブロック図である。

【図70】この発明の第20実施例である半導体記憶装 置の電気的構成を示すブロック図である。

【図71】この発明の第21実施例である半導体記憶装 置の電気的構成を示すブロック図である。

【図72】第21実施例におけるタイミング信号作成回 路の構成を示す図である。

【図73】この発明の第22実施例である半導体記憶装 置の電気的構成を示すブロック図である。

【図74】第22実施例におけるタイミング信号作成回 路の構成を示す図である。

【図75】この発明の第23実施例であるモード制御信 号作成回路の構成を示す図である。

【図76】この発明の第24実施例である固定電位付与 回路の構成を示す図である。

【図77】第1の従来例の電気的構成を示すブロック図 である。

【図78】第1の従来例の電気的構成を示すブロック図

【図79】第1の従来例の動作を説明するタイミングチ ヤートである。

【図80】第2の従来例の電気的構成を示すブロック図

【図81】第2の従来例の電気的構成を示すブロック図 40 2,733,736,737,932,933,93

【図82】第2の従来例の動作を説明するタイミングチ ャートである。

【図83】第3の従来例の電気的構成を示すブロック図 である。

【図84】第3の従来例の電気的構成を示すブロック図

70

【図85】第3の従来例の動作を説明するタイミングチ ャートである。

【図86】第4の従来例の電気的構成を示すブロック図

【図87】第4の従来例の電気的構成を示すブロック図 である。

【図88】第4の従来例の動作を説明するタイミングチ

【図89】第5の従来例の電気的構成を示すブロック図 である。

### 【符号の説明】

11, 21, 31, 41, 51, 61, 71, 81, 9 1, 101, 11A, 21A, 31A, 41A, 51

A, 61A, 71A, 81A, 91A, 101A, 36 データストローブ回路 2, 392, 393

12, 22, 32, 42, 52, 62, 72, 82, 9

2, 102, 12A, 22A, 32A, 42A, 52

20 A, 62A, 72A, 82A, 92A, 102A, 36 1, 391 クロック信号回路

13, 23, 33, 43, 53, 63, 73, 83, 9 3,103,364,395 データイン回路

13A, 23A, 33A, 43A, 53A, 63A, 7 3A, 83A, 93A, 103A, 365, 396, 3

ライトデータマスク回路

14, 34, 54, 74, 94, 14A, 34A, 54 A, 74A, 94Aレジスタ回路

75, 95, 75A, 95A データ制御信号ラッ 30 チ

138, 238, 338, 438, 539, 639, 7 38, 838, 938, 1038 データバスドラ イブ回路

138A, 238A, 338A, 438A, 539A,

639A, 738A, 838A, 938A, 1038A

ライトデータマスク信号ドライブ回路

132, 133, 134, 135, 136, 137, 3 32, 333, 334, 335, 336, 337, 53


2, 533, 535, 536, 537, 538, 73

6, 937 レジスタ回路(データ保持手段)


363, 394 中間バッファ


734, 735, 934, 935 データラッチ回 路 (データ保持手段)

(a) 11:データストローブ信号回路 112 11:データストローブ信号回路 112 ライズ/フォール 電影パルス発生回路 中 dated パルス発生回路 113




【図8】






【図2】




【図3】




【図4】


# tDQSS = 0.75tCK (tDQSS min.)




【図7】





【図5】






【図9】






【図10】




【図14】




【図11】






【図12】

### tDQSS = 1.25tCK (tDQSS max.)




【図21】




【図15】 【図22】 71:データストローブ信号回路 51:データストロープ信号回路 (a) (a) ライズ/フォール 運移パルス発生回路 DS . ライズ 運移パルス発生回路 DS . 511 フォール運移 パルス発生回路 Φ dao 513 72:クロック信号回路 (b) 52:クロック信号回路 (b) CLK . 722 CLK-523 721 フォール運停 パルス発生回路 Φ clkdin' ライズ**遷移** パルス発生回路 Φ cikdin

【図16】




【図17】




【図18】

### tDQSS = 0.75tCK (tDQSS min.)




【図24】



【図19】








【図20】

61:データストローブ信号回路 612 DS - ライズ 運参パルス発生回路 - Φ dso パルス発生回路 - Φ dso


【図27】









【図23】









【図25】

### tDQSS = 0.4tCK (tDQSS min.)




【図35】




【図26】






【図28】




【図31】





91:データストローブ信号回路 91.データストローブ信号回路 91.データストローブ信号回路 91.データストローブ信号回路 91.データストローブ信号回路 91.データストローブ信号回路 91.データストローブ信号回路 91.グルス発生回路 91.グルス発生回路 91.グルス発生回路 91.グルス発生回路 91.グルス発生回路 91.グルス発生回路 91.グルス発生回路

【図29】




【図36】







【図30】




【図32】



【図33】



【図42】




【図41】 【図34】 101:データストローブ情号回路 21A:データストローブ信号回路 (a) (a) 1012-ライズ**選挙** パルス発生回路 ライズ/フォール 運移パルス発生回路 1013 DS • フォール事移 パルス発生回路 DS • フォール運移 パルス発生団路 1011 DSD \* 1014 1015 213 22A:クロック信号回路 (b) 102:クロック信号回路 (p) 1022 ライズ運移 パルス発生回路 ール Φdk 通修パルス 発生回路 Φ cikdin' 1021 225 1023 1024 2**2**1 ライズ運移 パルス発生 CLK ライズ選挙 Φ clk Φcikdin パルス発生 Φ clkdin 分周団路 1029 1025 ライズ運停 1周期運転 • Φ∕clk 分周回路 パルス発生 224 1027


【図37】

1028

1026




【図38】




【図39】

tDQSS = 0.75tCK (tDQSS min.)




【図45】



【図40】








【図43】

31A:データストローブ信号回路 312 DS - ライズ/フォール 選帯パルス発生回路 311 - フォール運移 パルス発生回路 313 - 中 dsod


[図48]









【図44】






【図46】

#### tDQSS = 0.75tCK (tDQSS min.)




【図49】





【図47】


# tDQSS = 1.25tCK (tDQSS max.)




【図50】












【図51】



【図52】




【図56】




【図53】

### tDQSS = 0.76tCK (tDQSS min.)




【図54】


# tDQSS = 1.25tCK (tDQSS max.)




【図59】




【図57】








【図72】



【図58】









【図60】







【図61】

### (tDQSS = 0.9tCK (tDQSS max.)




【図63】







【図65】




【図66】




【図67】



【図70】



【図68】



【図69】

101A:データストローブ番号回路

1012

ライズ運移
パルス発生回路

1013


フォール運移
パルス発生回路

1011


DSD

1014


1015




【図74】




【図76】




【図71】




【図73】







【図75】




【図78】







【図79】




[図81]




- OUT





【図82】






【図84】







【図85】



【図87】



【図88】



【図89】

